インテル® Stratix® 10 デバイス・データシート

ID 683181
日付 8/04/2017
Public
ドキュメント目次

Stratix® 10 GX/SXデバイスLタイルのトランシーバーの仕様

表 23.  Lタイルのリファレンスクロックの仕様 — 暫定版
シンボル/説明 条件 トランシーバー・スピードグレード3 単位
最小値 通常値 最大値
サポートされるI/O規格 専用リファレンス・クロック・ピン CML、差動LVPECL、LVDS、およびHCSL
RXリファレンス・クロック・ピン CML、差動LVPECL、LVDS、およびLVDS

入力リファレンスクロックの周波数

(CMU PLL)

  61 800 MHz

入力リファレンスクロックの周波数

(ATX PLL)

  100 800 MHz

入力リファレンスクロックの周波数

(fPLL PLL)

  50 31 800 MHz
立ち上がり時間 20%~80% 400 ps
立ち下がり時間 80%~20% 400 ps
デューティーサイクル 45 55 %
スペクトラム拡散変調クロック周波数 PCIe 30 33 kHz
スペクトラム拡散のダウン拡散 PCIe 0~–0.5 %
オンチップ終端抵抗 100 Ω
絶対VMAX 専用リファレンス・クロック・ピン 1.6 V
RXリファレンス・クロック・ピン 1.2 V
絶対VMIN -0.4 V
ピーク・ツー・ピーク差動入力電圧 200 1600 mV
VICM (ACカップリング) VCCR_GXB =1.03 V 1.03 V
VICM (DCカップリング) PCI ExpressリファレンスクロックのHCSL I/O規格 250 550 mV
トランスミッターREFCLK位相ノイズ (622 MHz) 32 100 Hz –70 dBc/Hz
1 kHz –90 dBc/Hz
10 kHz –100 dBc/Hz
100 kHz –110 dBc/Hz
≥ 1 MHz –120 dBc/Hz
トランスミッターREFCLK位相ジッター (100 MHz) 1.5 MHz~100 MHz (PCIe) 4.2 ps (rms)
RREF 2.0 k ±1% Ω
TSSC–MAX–PERIOD–SLEW 最大スペクトル拡散クロッキング (SSC) df/dt     0.75  
表 24.  Lタイル・トランシーバー・クロック・ネットワークの最大データレートの仕様 — 暫定版
クロック・ネットワーク 最大パフォーマンス 33 チャネルスパン 単位
ATX fPLL CMU
x1 17.4 12.5 10.3125 6チャネル Gbps
x6 17.4 12.5 N/A 6チャネル Gbps
x24 16 12.5 N/A 上のバンクからの2チャネル、または下のバンクからの2チャネル Gbps
表 25.  Lタイルのレシーバーの仕様 — 暫定版
シンボル/説明 条件 トランシーバー・スピードグレード3 単位
最小値 通常値 最大値
サポートされるI/O規格 高速差動I/O、CML、差動LVPECL、およびLVDS
レシーバーピンの絶対VMAX 34 1.2 V
レシーバーピンの絶対VMIN 34 –0.4 V
デバイスのコンフィグレーション前の最大ピーク・トゥ・ピーク差動入力電圧VID (diff p–p) 35 1.6 V
デバイスのコンフィグレーション後の最大ピーク・トゥ・ピーク差動入力電圧VID (diff p–p) 35 VCCR_GXB = 1.03 V 36 2.0 V
レシーバーのシリアル入力ピンにおける最小差動アイ開口 37 50 mV
差動チップ内終端抵抗 85–Ω設定 85 ± 20% Ω
100–Ω設定 100 ± 20% Ω
VICM (ACおよびDCカップリング)

PCIe以外のチャネル

VCCR_GXB = 1.03 V 700 mV
VCCR_GXB = 1.12 V 750 mV
VICM (ACおよびDCカップリング)

PCIeチャネル

VCCR_GXB = 1.03 V 650 mV
VCCR_GXB = 1.12 V 650 mV
tLTR 38 1 ms
tLTD 39 4 µs
tLTD_manual 40 4 µs
tLTR_LTD_manual 41 15 µs
ランレングス 200 UI
CDR ppmの許容値 PCIe –300 300 ppm
それ以外のプロトコル –1000 1000 ppm
表 26.  Lタイルのトランスミッターの仕様 — 暫定版
シンボル/説明 条件 トランシーバー・スピードグレード3 単位
最小値 通常値 最大値
サポートされるI/O規格 高速差動I/O 42
差動チップ内終端抵抗 85–Ω設定 85 ± 20% Ω
100–Ω設定 100 ± 20% Ω
VOCM (ACカップリング) VCCT_GXB = 1.03 V 515 mV
VOCM (DCカップリング) VCCT_GXB = 1.03 V 515 mV
立ち上がり時間 43 20%~80% 20 130 ps
立ち下がり時間 43 80%~20% 20 130 ps
差動ペア内スキュー 44 TX VCM = 0.5 V、スルーレート15 ps 15 ps
表 27.  LタイルのトランスミッターVODの標準的な設定 — 暫定版
シンボル VOD設定 VOD/VCCT_GXB
VOD差動値 = VOD/VCCT_GXB比 x VCCT_GXB 31 1.00
30 0.97
29 0.93
28 0.90
27 0.87
26 0.83
25 0.80
24 0.77
23 0.73
22 0.70
21 0.67
20 0.63
19 0.60
18 0.57
17 0.53
16 0.50
15 0.47
14 0.43
13 0.40
12 0.37
表 28.  Lタイル・トランスミッター・チャネル間スキューの仕様 — 暫定版
モード チャネルスパン 最大スキュー 単位
x6クロック 1つのバンクで最大6チャネル 61 ps
表 29.   Stratix® 10 GX/SX デバイスLタイルのトランシーバー・クロックの仕様 — 暫定版
クロック 単位
reconfig_clk ≤ 125 MHz
RX検出回路のfixed_clk 250 ± 20% MHz

OSC_CLK_1仕様については、外部コンフィグレーション・クロック・ソース要件のセクションを参照してください。

31 f PLLをコアPLLとして使用する場合、fMINは29 MHzです。
32 622 MHz以外の周波数におけるREFCLKの位相ノイズを計算するには、次の式を使用してください。f (MHz) におけるREFCLK位相ノイズ = 622 MHzでのREFCLK位相ノイズ + 20*log(f/622)
33 最大データレートはスピードグレードによって異なります。
34 デバイスは、この絶対最大定格での長時間の動作に耐えることはできません。
35 DCカップリングの仕様については、シリコンの特性の評価待ちです。
36 16 Gbpsを超えるデータレートで動作するボンディングチャネルでは、ピンで1.12 V±20 mVが必要です。デバイスの同じサイドに配置されたチャネルは、1.12 V ± 20 mV、VCCR_GXB、およびVCCT_GXB = 1.12 V ± 20 mVを必要とします。
37 レシーバーの入力ピンの作動アイ開口の仕様は、レシーバー・イコライゼーションがディスエーブルされていることを前提としています。レシーバー・イコライゼーションをイネーブルすると、レシーバー回路はイコライゼーション・レベルに応じてより小さいアイ開口を許容することが可能となります。
38 tLTRは、リセットから出た後にレシーバーCDRが入力リファレンスクロックの周波数にロックするために必要となる時間です。
39 tLTDは、rx_is_lockedtodata信号がHighとなった後にレシーバーCDRが有効なデータを回復するために必要となる時間です。
40 tLTD_manualは、CDRがマニュアルモードで動作している場合に、rx_is_lockedtodata信号がHighとなった後にレシーバーCDRが有効なデータを回復するために必要となる時間です。
41 tLTR_LTD_manualは、CDRがマニュアルモードで動作している場合に、rx_is_lockedtoref信号がHighとなった後にレシーバーCDRがLock to Reference (LTR) モードで保持される必要のある時間です。
42 高速差動I/Oは、 Stratix® 10 トランシーバーのトランスミッター専用のI/O規格です。
43 インテル®® Quartus®® Prime 開発ソフトウェアは、設定されたデータレートあるいは機能モードに応じて適切なスルーレートを自動で選択します。
44 QPIモードでは、VCM < 0.17 Vの場合、入力Vidは100 mVより大きくなければいけません。VCM > 0.17 Vの場合、入力Vidは70 mVより大きくなければいけません。