インテル® Stratix® 10 デバイス・データシート

ダウンロード PDF
ID 683181
日付 8/04/2017
Public
ドキュメント目次
ドキュメント目次 x
Stratix® 10 デバイス・データシート
Stratix® 10 デバイス・データシート x
電気的特性 スイッチング特性 コンフィグレーションの仕様 I/Oタイミング 用語集 1.6. 改訂履歴
電気的特性 x
動作条件
動作条件 x
絶対最大定格 最大許容オーバーシュート/アンダーシュート電圧 推奨動作条件 DC特性 I/O規格の仕様
推奨動作条件 x
推奨動作条件 トランシーバー電源の動作条件 HPS電源の動作条件
DC特性 x
供給電流と消費電力 I/Oピンのリーク電流 バスホールド特性 OCTキャリブレーション精度の仕様 キャリブレーションなしOCTの抵抗許容差の仕様 内部ウィークプルアップ抵抗
I/O規格の仕様 x
シングルエンドI/O規格の仕様 シングルエンドSSTLおよびHSTL I/Oリファレンス電圧の仕様 シングルエンドSSTL、HSTL、およびHSUL I/O規格の信号の仕様 SSTL差動I/O規格の仕様 差動HSTL I/Oおよび差動HSUL I/O規格の仕様 差動I/O規格の仕様
スイッチング特性 x
Lタイル・トランシーバー性能の仕様 Hタイル・トランシーバー性能の仕様 Eタイル・トランシーバー性能の仕様 コア性能の仕様 ペリフェラル性能の仕様 HPS性能の仕様– 暫定版
Lタイル・トランシーバー性能の仕様 x
Stratix® 10 GX/SXデバイスLタイルのトランシーバー性能 Stratix® 10 GX/SXデバイスLタイルのトランシーバーの仕様
Hタイル・トランシーバー性能の仕様 x
Stratix® 10 GX/SXデバイスHタイルのトランシーバー性能 Stratix® 10 GX/SXデバイスHタイルのトランシーバーの仕様
Eタイル・トランシーバー性能の仕様 x
Stratix® 10 GX/SXデバイスEタイルのトランシーバー性能 トランシーバー・リファレンス・クロックの仕様 Stratix® 10 デバイスEタイルのトランスミッターの仕様 Stratix® 10 デバイスEタイルのレシーバーの仕様
コア性能の仕様 x
クロックツリーの仕様 PLLの仕様 DSPブロックの仕様 メモリーブロックの仕様 内部温度検知ダイオードの仕様 内部電圧センサーの仕様
PLLの仕様 x
fPLLの仕様 I/O PLLの仕様
ペリフェラル性能の仕様 x
高速I/Oの規格 DPAロック時間の仕様 LVDSソフトCDR/DPA正弦ジッター許容値の仕様 DLL範囲の仕様 1.2.5.5. DQSロジックブロックの仕様 メモリー出力クロックジッターの仕様 OCTキャリブレーション・ブロックの仕様
HPS性能の仕様– 暫定版 x
HPSクロックの性能– 暫定版 HPS PLLの仕様– 暫定版 HPS SPIのタイミング特性– 暫定版 HPS SD/MMCタイミングの特性 – 暫定版 HPS USB UPLIのタイミング特性 – 暫定版 HPS Ethernet Media Access Controller (EMAC) のタイミング特性– 暫定版 HPS I2Cのタイミング特性– 暫定版 HPS NANDのタイミング特性– 暫定版 HPSトレースタイミングの特性– 暫定版 HPS GPIOインターフェイス– 暫定版 HPS JTAGのタイミング特性– 暫定版 HPSプログラマブルI/Oのタイミング特性– 暫定版
HPS PLLの仕様– 暫定版 x
HPS PLL入力の要件– 暫定版 HPS PLLの性能– 暫定版
コンフィグレーションの仕様 x
PORの仕様 外部コンフィグレーション・クロック・ソースの要件 JTAGコンフィグレーション・タイミング ASコンフィグレーション・タイミング Avalon–STのコンフィグレーション・タイミング 1.3.6. NANDコンフィグレーション・タイミング 1.3.7. SD/MMCコンフィグレーション・タイミング 1.3.8. 初期化 コンフィグレーション・ビット・ストリームのサイズ 1.3.10. 最小コンフィグレーション時間の見積もり
Stratix® 10 デバイス・データシート

Stratix® 10 GX/SXデバイスHタイルのトランシーバー性能

表 30.  Hタイルのトランスミッターとレシーバーのデータレート性能、VCCR_GXB、およびVCCT_GXBの仕様 — 暫定版
チャネル シンボル/説明 トランシーバー・スピードグレード 最小値 通常値 最大値  
–1 –2 –3 単位
GX 45 46 チップ間

1 Gbps～17.4 Gbps

47

1 Gbps~17.4 Gbps 47

1 Gbps~17.4 Gbps 47

1.0 1.03 1.06 V
バックプレーン

1 Gbps~17.4 Gbps 47

1 Gbps~17.4 Gbps 47

1 Gbps~17.4 Gbps 47

1.0 1.03 1.06 V
GXT 48 チップ間

1 Gbps~28.3 Gbps 47

1 Gbps~26 Gbps 47

1 Gbps~17.4 Gbps 47

1.10 1.12 1.14 V
バックプレーン

1 Gbps~28.3 Gbps 47

1 Gbps~26 Gbps 47

1 Gbps~17.4 Gbps 47

1.10 1.12 1.14 V
表 31.  HタイルATX PLLの性能 — 暫定版
シンボル/説明 条件 トランシーバー・スピードグレード1 トランシーバー・スピードグレード2 トランシーバー・スピードグレード3 単位
サポートされる出力周波数 最大周波数 14.15 13 8.7 GHz
最小周波数 500 MHz
表 32.  HタイルfPLLの性能 — 暫定版
シンボル/説明 条件 すべてのトランシーバー・スピードグレード 単位
サポートされる出力周波数 最大周波数 6.25 GHz
最小周波数 500 MHz
表 33.  HタイルCMU PLLの性能 — 暫定版
シンボル/説明 条件 すべてのトランシーバー・スピードグレード 単位
サポートされる出力周波数 最大周波数 5.15625 GHz
最小周波数 2.450 GHz
45 GXチャネルは、17.4 Gbps以下のデータレートで動作するトランシーバー・チャネルです。
46 16 Gbpsを超えるデータレートで動作するボンディングチャネルでは、ピンで1.12 V±20 mVが必要です。デバイスの同じサイドに配置されたチャネルは、1.12 V ± 20 mV、VCCR_GXB、およびVCCT_GXB = 1.12 V ± 20 mVを必要とします。
47 Stratix® 10 トランシーバーはオーバーサンプリングにより1 Gbps未満のデータレートをサポートすることが可能です。
48 GXTチャネルは、28.3 Gbps以下のデータレートで動作するトランシーバー・チャネルです。
レベル 2 の表題