インテル® Stratix® 10 デバイス・データシート

ID 683181
日付 8/04/2017
Public
ドキュメント目次

Stratix® 10 GX/SXデバイスLタイルのトランシーバー性能

表 19.  Lタイルのトランスミッターとレシーバーのデータレート性能、VCCR_GXB、およびVCCT_GXBの仕様 — 暫定版
シンボル/説明 条件 最小値 通常値 最大値 単位
チップ間 27 28

1 Gbps~17.4 Gbps 29

1.0 1.03 1.06 V
バックプレーン 27 30 1 Gbps~12.5 Gbps 29 1.0 1.03 1.06 V
表 20.  LタイルATX PLLの性能 — 暫定版
シンボル/説明 条件 トランシーバー・スピードグレード3 単位
サポートされる出力周波数 最大周波数 8.7 GHz
最小周波数 500 MHz
表 21.  LタイルfPLLの性能 — 暫定版
シンボル/説明 条件 シンボル/説明 単位
サポートされる出力周波数 最大周波数 6.25 GHz
最小周波数 500 MHz
表 22.  LタイルCMU PLLの性能 — 暫定版
シンボル/説明 条件 トランシーバー・スピードグレード3 単位
サポートされる出力周波数 最大周波数 5.15625 GHz
最小周波数 2.450 GHz
27 16 Gbpsを超えるデータレートで動作しているボンディングされたチャネルは、ピンで1.12 V ± 20 mVが必要です。デバイスの同じサイドに配置されたチャネルは、1.12 V ± 20 mV、VCCR_GXB、およびVCCT_GXB = 1.12 V ± 20 mVを必要とします。
28 チップ間とは、短いリーチを持ち、ディシジョン・フィードバック・イコライゼーション (DFE) などの高度なイコライゼーションを必要としないトランシーバーのリンクを意味します。
29 Stratix® 10 トランシーバーはオーバーサンプリングにより1 Gbps未満のデータレートをサポートすることが可能です。
30 バックプレーン・アプリケーションとは、チャネルの損失を補償するためのDFEといった高度なイコライゼーションを必要とするアプリケーションのことを意味します。