インテル® Stratix® 10 デバイス・データシート

ID 683181
日付 8/04/2017
Public
ドキュメント目次

PORの仕様

パワー・オン・リセット (POR) 遅延は、POR回路がモニタリングする電源すべてが推奨する最低動作電圧に到達した時点から、nSTATUSがHighで解放されデバイスがコンフィグレーションを開始する準備が整う時点までの遅延として定義されます。

表 77.   Stratix® 10 デバイスのPOR遅延の仕様
POR遅延 最小値 最大値 単位
AS (Normalモード)、AVST ×8、AVST ×16、AVST ×32、NAND、SD/MMC 12 20 ms
AS (Fastモード) 2 6.5 ms