インテルのみ表示可能 — GUID: mcn1465806065086
Ixiasoft
1.3.7. SD/MMCコンフィグレーション・タイミング
シンボル | 説明 | 最小値 | 通常値 | 最大値 | 単位 |
---|---|---|---|---|---|
tSDCLKP | SDMMC_CFG_CCLKクロック周期 (Identificationモード) | 2,500 | — | — | ns |
SDMMC_CFG_CCLKクロック周期 (Standard SDモード) | 40 | — | — | ns | |
SDMMC_CFG_CCLKクロック周期 (High–speed SDモード) | 20 | — | — | ns | |
tDUTYCYCLE | SDMMC_CFG_CCLKデューティーサイクル | 45 | 50 | 55 | % |
td | SDMMC_CFG_CMD/SDMMC_CFG_DATAの出力遅延 | 7.3 | — | 10.1 | ns |
tSU | SDMMC_CFG_CMD/SDMMC_CFG_DATAの入力セットアップ | 4.37 | — | — | ns |
tH | SDMMC_CFG_CMD/SDMMC_CFG_DATAの入力ホールド | 0 | — | — | ns |
図 35. SD/MMCのタイミング図