MAX 10 ユーザー・フラッシュメモリー・ユーザーガイド

ダウンロード PDF
ID 683180
日付 2/21/2017
Public
ドキュメント目次
ドキュメント目次 x
1. MAX® 10 ユーザー・フラッシュメモリーの概要 2. MAX® 10 UFM のアーキテクチャーと機能 3. MAX® 10 UFM デザインの考慮事項 4. MAX® 10 UFM 実装ガイド 5. アルテラ・オンチップ・フラッシュIP コアの参考資料 A. MAX 10 ユーザー・フラッシュメモリー・ユーザーガイドのアーカイブ B. MAX 10 ユーザー・フラッシュメモリー・ユーザーガイドの改訂履歴
2. MAX® 10 UFM のアーキテクチャーと機能 x
2.1. UFM とCFM のアレイサイズ 2.2. UFM メモリー構成マップ 2.3. UFM のブロック図 2.4. UFM 動作モード
3. MAX® 10 UFM デザインの考慮事項 x
3.1. ガイドライン：電源要件 3.2. ガイドライン：JTAG を用いるUFM のプログラミングおよび読み出し 3.3. ガイドライン：UFM の内容の初期化 3.4. ガイドライン：プログラミング前の消去
4. MAX® 10 UFM 実装ガイド x
4.1. アルテラ・オンチップ・フラッシュIP コア 4.2. UFM Avalon-MM 動作モード 4.3. フラッシュ初期化ファイル
4.2. UFM Avalon-MM 動作モード x
4.2.1. UFM 読み出しステータスおよびコントロール・レジスター 4.2.2. UFM 書き込みコントロール・レジスター 4.2.3. UFM プログラミング（書き込み）動作 4.2.4. UFM セクター消去動作 4.2.5. UFM ページ消去動作 4.2.6. UFM 読み出し動作 4.2.7. UFM バースト読み出し動作
4.2.7. UFM バースト読み出し動作 x
4.2.7.1. UFM データ・インクリメント・バースト読み出し 4.2.7.2. UFM データ・ラッピング・バースト読み出し
5. アルテラ・オンチップ・フラッシュIP コアの参考資料 x
5.1. アルテラ・オンチップIP フラッシュのパラメーター 5.2. アルテラ・オンチップIP フラッシュの信号 5.3. アルテラ・オンチップ・フラッシュIP のレジスター
5.3. アルテラ・オンチップ・フラッシュIP のレジスター x
5.3.1. セクターアドレス
1. MAX® 10 ユーザー・フラッシュメモリーの概要
2. MAX® 10 UFM のアーキテクチャーと機能
3. MAX® 10 UFM デザインの考慮事項
4. MAX® 10 UFM 実装ガイド
5. アルテラ・オンチップ・フラッシュIP コアの参考資料
A. MAX 10 ユーザー・フラッシュメモリー・ユーザーガイドのアーカイブ
B. MAX 10 ユーザー・フラッシュメモリー・ユーザーガイドの改訂履歴

4.2.7.2. UFM データ・ラッピング・バースト読み出し

アライメントされていないアドレスを受信する際に、UFM はデータラッピングをサポートします。
注: ラッピングバースト読み出しは、パラレル・インターフェイスでのみ使用できます。
表 6.   MAX® 10 デバイスでのデータ・ラッピング・サポート
デバイス データレジスター長 フラッシュIP データバス幅 サポートされる固定バーストカウント データラッピング
10M04、または10M08 32 64 2 アドレスは、64 ビット、つまり2 サイクル後に手前の境界に戻ってラッピングする。たとえば、32 ビットのデータ・インターフェイスでのラッピングでは：
  1. スタートアドレスは0×01
  2. アドレスシーケンスは0×01 になり、アドレス0×00 まで戻る
10M16、10M25、10M40、または10M50 32 128 4 アドレスは、128 ビット、つまり4 サイクル後に手前の境界に戻ってラッピングします。たとえば、32 ビットのデータ・インターフェイスでのラッピングでは：
  1. スタートアドレスは0×02
  2. アドレスシーケンスは0×02 と0×03 になり、アドレス0×00 と0×01 まで戻ります。

以下に、データ・ラッピング・バースト読み出し動作のタイミング図を MAX® 10 デバイスごとに示します。

図 18. 10M04 および10M08 デバイスのラッピングバースト読み出し動作
図 19. 10M16 および10M25 デバイスのラッピングバースト読み出し動作
図 20. 10M40 および10M50 デバイスのラッピングバースト読み出し動作
レベル 2 の表題