インテルのみ表示可能 — GUID: jbr1438372962244
Ixiasoft
2.2.4. ステップ4：ペリフェラル機器の配置の計画
FlowコントロールのPlan Designをクリックして、IPコアおよびその他のデザイン要素をデバイスペリフェラルの合法的な場所にインタラクティブに配置します。Planタブには、ターゲット・デバイス・アーキテクチャーのグラフィカルな抽象化とともに、プロジェクトのデザイン要素のリストが表示されます。
効率を高めるため、Interface Plannerで次の順序でデザイン要素を配置します。
- 特定のロケーション要件がわかっているPLLなどのすべてのI/Oピンまたはエレメントを配置します。
- 既知のすべてのペリフェラルのインターフェイスIPを配置します。
- （オプション）配置されていない残りのセルをすべて配置します。
Interface Plannerフロアプランにデザイン要素を配置するには、次のコントロールを使用します。
- Design Elementリストに配置するデザイン要素を見つけます。名前、IP、配置ステータス、I/O、およびその他の基準でリストを検索およびフィルタリングできます。
- デザイン要素のカラーコーディング定義をカスタマイズするには、Highlightカラムをクリックします。
図 13. Interface Planner （Planタブ）
- 次のいずれかの方法を使用して、フロアプランにデザイン要素を配置します。
- Design Elementsリストから要素をドラッグし、ChipまたはPackageビューで使用可能なデバイスリソースにドロップします。 Ctrlキーを押しながらクリックして、ChipまたはPackageビューをドラッグアンドパンします。Interface Plannerが有効な位置を計算するため、ドラッグ中にわずかな遅延が発生する場合があります。
- Interface Plannerrが未配置のデザイン要素を有効な場所に配置できるようにするには、右クリックしてAutoplace Selectedを選択します。 すべての未配置クロックにAutoplace Selectedを使用する必要があります。
- Design Elementsの横にある
ボタンをクリックして、Legal Locationsのリストを表示します。 リスト内の有効な場所をクリックして、フロアプラン内の場所を強調表示します。 リスト内の任意の場所をダブルクリックして、その場所に要素を配置します。
図 14. Legal Locations法的場所のリスト - プランを変更しても前後に進むには、UndoボタンとRedoボタンをクリックします。
- デザインの接続を視覚化してトラバースするには（たとえば、PLLの基準クロックピンと駆動されたデスティネーションセルを表示するには）、デザイン要素を選択してLink Infoタブをクリックします。BackタンとForwardボタンをクリックして、デザインの接続性をトラバースします。
- Fitterが好む配置場所を示すレポートを生成するには、デザイン要素を選択してReport Placeability of Selected Elementをクリックします。
図 15. 接続を横断するためのリンク情報タブ
注: Interface Plannerで行われた変更は、生成されたインターフェイス・プラン制約スクリプトをプロジェクトに適用するまで、 インテル® Quartus® Primeプロジェクトには適用されません。