インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザイン制約

ID 683143
日付 10/16/2019
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.5.1. 高度なI/Oタイミングの実行

高度なI/Oタイミング解析は、ボード・トレース・モデルと終端ネットワーク仕様を使用して、正確な出力バッファーからピンへのタイミング推定、FPGAピンおよびボードトレースのシグナル・インテグリティーおよび遅延値を報告します。コンパイル中に、サポートされているデバイスに対して高度なI/Oタイミングが自動的に実行されます。