インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザイン制約

ID 683143
日付 10/16/2019
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

1. デザインの制約

更新対象:
インテル® Quartus® Prime デザインスイート 19.3
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
指定するデザイン制約、割り当て、およびロジックオプションは、 インテル® Quartus® Prime Compilerがデザインを実装します。Compilerは、制約を満たす方法でロジックを合成および配置しようとします。 さらに、デザイン上の制約は、Timing Analyzer Power Analyzerは、合成、配置、および配線に影響を与えます。

GUIで、スクリプトを使用して、または制約を保存するファイルで直接、設計制約を指定できます。 インテル® Quartus® Primeソフトウェアは、GUIで指定した制約を次のファイルに保存します。

  • インテル® Quartus® Prime Settingsファイル (<project_directory>/<revision_name>.qsf)—プロジェクトの現在のリビジョンに対するプロジェクト全体およびインスタンス・レベルの割り当てがTcl構文で含まれています。プロジェクトの各リビジョンには、個別の.qsfファイルがあります。
  • Synopsys* Design Constraintsファイル (<project_directory>/<revision_name>.sdc)—Timing Analyzerは業界標準の Synopsys* Design Constraint形式を使用し、それらの制約を.sdcファイルに保存します。
.qsfファイルや手続きのTclでの.sdcファイルの構文を組み合わせることで、制約を変更して再コンパイルし、いくつかの異なった設定より反復を自動化することができます。