インテル® Quartus® Prime プロ・エディションのユーザーガイド: デザイン制約

ダウンロード PDF
ID 683143
日付 10/16/2019
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

インテルのみ表示可能 — GUID: mwh1410470997103

Ixiasoft

詳細を見る

ドキュメント目次
ドキュメント目次 x
1. デザインの制約 2. インターフェイス・プランニング 3. デバイスI/Oピンの管理 A. インテル® Quartus® Prime プロ・エディションユーザーガイド
1. デザインの制約 x
1.1. GUIでのデザイン制約デザインの指定 1.2. Tclスクリプトによるデザインの制約 1.3. 完全に反復的なスクリプトフロー 1.4. デザインの制約の改訂履歴
1.1. GUIでのデザイン制約デザインの指定 x
1.1.1. グローバル制約と割り当て 1.1.2. ノード、エンティティー、およびインスタンス・レベルの制約 1.1.3. インテル® Quartus® Prime GUIのコンポーネント間の調査 1.1.4. GUIでのタイミング制約の指定
1.1.2. ノード、エンティティー、およびインスタンス・レベルの制約 x
1.1.2.1. Assignment Editorでインスタンス固有の制約を指定する　 1.1.2.2. 多次元バス制約の指定　 1.1.2.3. Pin PlannerでI/O制約を指定する 1.1.2.4. Interface Plannerでのインターフェイスの制約を計画する 1.1.2.5. Chip Plannerを使用して制約を調整する　 1.1.2.6. Design Partition Plannerでのデザイン・パーティションの作成
1.2. Tclスクリプトによるデザインの制約 x
1.2.1. プロジェクトの作成と制約の適用 1.2.2. ピンの割り当て 1.2.3. Jamファイルの生成 1.2.4. Synopsys* Design Constraint (.sdc)ファイル 1.2.5. Tcl-onlyスクリプトのフロー
1.2.5. Tcl-onlyスクリプトのフロー x
1.2.5.1. Tcl-only Timing Analysis
2. インターフェイス・プランニング x
2.1. インターフェイス計画の概要　 2.2. Interface Plannerの使用 2.3. Interface Plannerユーザー・インターフェイス・コントロール 2.4. Interface Planner レポート 2.5. インターフェイス・プランニングの改訂履歴
2.2. Interface Plannerの使用 x
2.2.1. ステップ1：プロジェクトのセットアップ 2.2.2. ステップ2:Interface Plannerの初期化 2.2.3. ステップ3：プロジェクトの割り当てで計画の更新 2.2.4. ステップ4：ペリフェラル機器の配置の計画 2.2.5. ステップ5：配置データを報告する 2.2.6. ステップ6：計画の制約の検証とエクスポート　
2.2.4. ステップ4：ペリフェラル機器の配置の計画 x
2.2.4.1. クロック・ネットワークの計画 2.2.4.2. フロアプランの保存と読み込み
2.3. Interface Plannerユーザー・インターフェイス・コントロール x
2.3.1. フロー制御 2.3.2. Homeタブのコントロール 2.3.3. Assignmentsタブのコントロール 2.3.4. Planタブのコントロール 2.3.5. Reportsタブのコントロール
2.4. Interface Planner レポート x
2.4.1. レポートおよびサマリー 2.4.2. Report Pins 2.4.3. Report HSSI Channels 2.4.4. Report Clocks 2.4.5. Report Periphery Locations 2.4.6. Report Cell Connectivity 2.4.7. Report Instance Assignments
3. デバイスI/Oピンの管理 x
3.1. I/Oプランニングの概要 3.2. I/Oピンの割り当て 3.3. I/Oピン割り当てのインポートとエクスポート 3.4. EPM240Gのピン・アサインメント 3.5. I/Oタイミング 3.6. ルーティングおよびタイミング遅延の表示 3.7. スクリプトAPI 3.8. デバイスI/Oピンの管理の改訂履歴
3.1. I/Oプランニングの概要 x
3.1.1. 基本的なI/O計画フロー 3.1.2. PCBデザインツールの統合 3.1.3. Intelデバイス規約　
3.2. I/Oピンの割り当て x
3.2.1. 排他的なピングループへの割り当て　 3.2.2. スルーレートとドライブ強度の割り当て　 3.2.3. 差動ピンの割り当て 3.2.4. Tclコマンドを使用したピン・アサインメントの入力　 3.2.5. HDLコードでのピン・アサインメントの入力　
3.2.3. 差動ピンの割り当て x
3.2.3.1. 差動ピンでのI/O配置ルールのオーバーライド
3.2.5. HDLコードでのピン・アサインメントの入力　 x
3.2.5.1. 低レベルI/Oプリミティブの使用
3.3. I/Oピン割り当てのインポートとエクスポート x
3.3.1. PCBツールのインポートとエクスポート　 3.3.2. 別のターゲットデバイスへの割り当ての移行　
3.4. EPM240Gのピン・アサインメント x
3.4.1. I/O割り当て検証規則 3.4.2. I/Oアサインメントの解析 3.4.3. I/O分析レポートについて
3.4.2. I/Oアサインメントの解析 x
3.4.2.1. デザインファイルを使用しない早期I/O割り当て解析 3.4.2.2. デザインファイルを使用したI/O割り当て分析 3.4.2.3. デフォルトのI/Oピン分析のオーバーライド
3.5. I/Oタイミング x
3.5.1. 高度なI/Oタイミングの実行 3.5.2. 容量性負荷によるI/Oタイミングと電力の調整
3.5.1. 高度なI/Oタイミングの実行 x
3.5.1.1. ボードの熱モデル 3.5.1.2. ボード・トレース・モデルの定義 3.5.1.3. ボード・トレース・モデルの変更　　 3.5.1.4. 近端と遠端のI/Oタイミング解析の指定 3.5.1.5. 高度なI/Oタイミング解析レポート
3.7. スクリプトAPI x
3.7.1. 生成された合成可能なネットリスト。 3.7.2. Reserve Pins 3.7.3. 場所を設定 3.7.4. 排他的I/Oグループ 3.7.5. スルーレートと電流強度
1. デザインの制約
2. インターフェイス・プランニング
3. デバイスI/Oピンの管理
A. インテル® Quartus® Prime プロ・エディションユーザーガイド

1.4. デザインの制約の改訂履歴

ドキュメント・バージョン インテル® Quartus® Primeバージョン 変更内容
2019.10.16 19.3.0
  • 「多次元バス制約の指定」トピックを追加。
  • 「プロジェクトの作成と制約の適用」の例を更新。
2019.08.21 18.1.0 「Tclのみのスクリプトフロー」トピックのマイナーな誤字を修正。
2019.01.04 18.1.0
  • 「デザインの制約」トピックの.sdcおよび.qsfファイルのデフォルトの場所を明確。
  • 「Interface Plannerでインターフェイスの制約を計画する」トピックを追加。
  • 「Pin Plannerを使用したデザインの制約」および「Chip Plannerを使用したデザインの制約」にスクリーンショットを追加。
  • Tclの例を示す2つの新しい「ピンの割り当て」および「プロジェクトの作成と制約の適用」トピックを追加。
  • すべてのコマンドを説明するTiming Analyzer UGのタイミング制約の使用トピックへのリンクを追加。
2017.11.06 17.1.0
  • 「GUIを使用したデザインの制約」から「Quartus Primeツールを使用したデザインの制約」にトピックの題名を変更。
  • 「グローバル制約」から「グローバル制約および割り当て」にトピックの題名を変更。
  • グローバル制約を設定するQuartus Primeツールを追加。
  • 「グローバル制約の一般的なタイプ」にトピックを削除。
  • 「コンパイルおよび分析フローを指示する設定」にトピックを削除。
  • トピック：ノード、エンティティ、およびインスタンスレベルの制約を更新。
  • 表：ノード、エンティティ、およびインスタンスレベルの制約を設定するQuartus Primeツールを追加。
  • トピック：割り当てエディターを追加。
  • トピック：ピンプランナーによるデザインの制約を更新。
  • トピック：Chip Plannerを使用したデザインの制約を更新。
  • トピック：Design Partition Plannerを使用したデザインの制約を追加。
  • トピック：Quartus Prime GUIのコンポーネント間のプローブを更新。
  • 例：Project Navigatorで選択されたリソースの配置を追加。
  • トピック：SDCおよびTiming Analyzer、名前を「個別のタイミング制約の指定」を更新。
  • TimeQuest タイミング・アナライザにおけるConstraintメニューの選択
  • 例：クロックダイアログボックスの作成を追加。
  • トピック：Tclを使用したデザインの制約、およびTclスクリプトを使用したデザインの制約に更新。
  • トピック：Quartus Prime設定ファイルとTcl、およびQuartus Prime設定ファイルの生成に名前を更新。
  • 例：blinking_led.qsfファイルを追加。
  • トピック：Synopsys Design ConstraintsとTclを使用したタイミング解析、および.sdcファイルとTclスクリプトを使用したタイミング解析に名前を変更。
  • 例：タイミング制約のある.sdcファイルを追加。
  • トピック：Tclのみのスクリプトフロー。追加
  • トピック：完全に反復されたスクリプトフローを更新。
2017.05.08 17.0.0
  • 非推奨のFitter Effortロジックオプションへの参照を削除。
2016.10.31 16.1.0
  • Intelのブランド変更を実装。
2015.11.02 15.1.0
  • 表記をQuartus IIからQuartus Primeへ変更。
2014年6月 14.0.0 更新のフォーマット。　
2012年11月 12.1.0 タスクウィンドウとレポートウィンドウのPin Plannerの説明を更新　。
2012年6月 12.0.0 サーベイ・リンクを削除
2011年11月 10.0.2 テンプレートを更新
2010年12月 10.0.1 テンプレートを更新
2010年7月 10.0.0 すべてのデザイン制約方法をより広くカバーするために章を書き直しました。手順とユーザー・インターフェイスの詳細を削除し、Quartus IIヘルプへのリンクに置き換えました。
2009年11月 9.1.0
  • 2つのメモを追加。
  • 編集上の軽微な変更。
2009年3月 9.0.0
  • 章全体を改訂および再編成。
  • 1–2ページの「ソースデザインファイルおよびその他のQuartusウィンドウへのプローブ」セクションを追加。　
  • ノードタイプアイコンの説明を追加（表1–3）。　
  • ワイルドカード文字の説明を追加。
2008年11月 8.1.0 ページサイズを8-1/2 x 11に変更。内容に変更なし
2008年5月 8.0.0 Quartus IIソフトウェア v7.0 のリビジョンおよび日付のみ更新。
レベル 2 の表題