インテルのみ表示可能 — GUID: joc1463335304047
Ixiasoft
インテル® Stratix® 10デバイスおよびトランシーバー・チャネル
PCBスタックアップ選択のガイドライン
高速信号PCB配線に関する推奨事項
FPGAファンアウト領域のデザイン
CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン
QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン
SMA 2.4 mmレイアウトのデザイン・ガイドライン
Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン
電気的仕様
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン 文書改訂履歴
インテルのみ表示可能 — GUID: joc1463335304047
Ixiasoft
キャパシター直下の1番目のGNDプレーンのみでのボイド幅の掃引
ビア・アンチパッド半径を維持したまま、ACキャパシター直下にある1番目のGNDプレーンのボイド幅を調整することによってもまた、構造のインピーダンスに影響を与えます。
図 40. 各種GNDカットアウト幅での0201 ACキャパシターの差動リターン損失およびTDRインピーダンスのパフォーマンス
ボイド幅を50 milから70 milに変更すると、構造のインピーダンスとリターン損失に影響します。55 milのボイド幅がこの場合の最適なソリューションです。これによりミスマッチが最小になります。