インテルのみ表示可能 — GUID: joc1463678958228
Ixiasoft
インテル® Stratix® 10デバイスおよびトランシーバー・チャネル
PCBスタックアップ選択のガイドライン
高速信号PCB配線に関する推奨事項
FPGAファンアウト領域のデザイン
CFP2/CFP4コネクター・ボード・レイアウトのデザイン・ガイドライン
QSFP+/zSFP/QSFP28コネクター・ボード・レイアウトのデザイン・ガイドライン
SMA 2.4 mmレイアウトのデザイン・ガイドライン
Tyco/Amphenol Interlakenコネクターのデザイン・ガイドライン
電気的仕様
AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン 文書改訂履歴
インテルのみ表示可能 — GUID: joc1463678958228
Ixiasoft
Interlakenインターフェイス仕様
Interlakenインターフェイスの電気的仕様は、Interlaken Interoperability Recommendationsに記載されています。
このドキュメントの焦点は、最大400 Gbpsのパケット転送の一般的なアプリケーションに対するInterlakenインターフェイスの推奨事項です。また、コネクターおよびケーブル・アセンブリーのチャネル、また寄与挿入損失を示しています。エンドツーエンドの相互運用性損失バジェットは、チャネルのデザインプロセスで必要な仕様として、このドキュメントに記載されています。