AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン

ID 683132
日付 3/12/2019
Public
ドキュメント目次

AN 766: インテル® Stratix® 10デバイス 高速信号インターフェイス・レイアウトのデザイン・ガイドライン

更新対象:
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
この高速信号インターフェイス・デザイン・ガイドラインは、最大28 Gbpsで動作する高速信号用に最高クラスのボードレイアウトをデザインするのに役立ちます。

このガイドラインは、3Dボードレイアウトのシミュレーションと測定の最新の結果に基づいています。テストクーポンを使用して、このガイドラインの方法論を検証し、推奨レイアウト・ガイドラインを適切に評価することができます。インテルでは、このガイドラインを熟読し、レイアウト前およびレイアウト後の3Dシミュレーションを実行し、チャネルが仕様を満たしていることを確認することをお勧めします。

注: このアプリケーション・ノートの内容は、現在使用可能なシミュレーションと測定データに基づいています。保留中の新しいデータは、変更される可能性があります。将来の改訂では、他の高速インターフェイスとバックプレーン・ボード・レイアウトのデザイン・ガイドラインにも焦点を当てていきます。