1.2.10. 電源供給ピン
注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることをお勧めします。 インテル® Quartus® Prime開発ソフトウェアでは、I/O割り当ておよび配置規則に従ってピン接続をチェックします。この規則は、デバイスの集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに記載されていないその他の要因によって異なります。
注: インテル® では、.pinファイルを インテル® Quartus® Prime Fitterから生成し、電源ピンの割り当てを確認することをお勧めします。また、 インテル® では、.pinファイルを使用して、特定のデザインで特定の電源装置の電源を切ったり、接地したりしても安全かどうかを判断することもお勧めします。この手順により、デザインで使用していない電源装置に対して適切な設計上の選択を行うための情報が提供されます。
| ピン名 | ピンの機能 | ピンの説明 | 接続ガイドライン |
|---|---|---|---|
| VCCP | 電源 | VCCPからペリフェラルに電源を供給します。 | VCCとVCCPは、同じ電圧レベルで動作し、ボード上の同じ電源プレーンを共有し、同じレギュレーターから供給する必要があります。 推奨動作条件の詳細については、 Intel Agilex® 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series の電気的特性の項を参照してください。 インテル® FPGA Power and Thermal Calculatorおよび インテル® Quartus® Prime Power Analyzerを使用して、VCCPおよび他の電源供給の現在の要件を決定します。これらのピンのデカップリングは、特定のボードのデカップリング要件によって異なります。 |
| VCC | 電源 | VCCからコアに電源を供給します。 | VCCとVCCPは、同じ電圧レベルで動作し、ボード上の同じ電源プレーンを共有し、同じレギュレーターから供給する必要があります。 推奨動作条件の詳細については、 Intel Agilex® 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series の電気的特性の項を参照してください。 インテル® FPGA Power and Thermal Calculatorおよび インテル® Quartus® Prime Power Analyzerを使用して、VCCおよび他の電源供給の現在の要件を決定します。これらのピンのデカップリングは、特定のボードのデカップリング要件によって異なります。 |
| VCCPT | 電源 | IOPLL、プログラマブル・パワー・テクノロジー、およびI/Oプリドライバー用の電源です。 | VCCPTを1.8V低ノイズ・スイッチング・レギュレーターに接続します。必要に応じて次をVCCPTと同じレギュレーターから供給します。
VCCのパワーダウンがVCCPTよりも先に行われた場合、デバイスのパワーダウン・シーケンス中に電圧スパイクリンギングがVCCPTで観測されることがあり、電圧スパイクリンギングは、VCCPTよりも大きくなっています。これは予期される動作です。また、デバイスの機能障害や信頼性の問題を引き起こすことはありません。 この電圧レールのデカップリングに関する推奨事項の詳細は、 AN 910: Intel Agilex® 7 Power Distribution Network Design Guidelines を参照してください。 電源レールの共有については、 Intel Agilex® 7デバイスの電源供給共有ガイドラインを参照してください。 |
| VCCRCORE | 電源 | CRAMの電源です。 Intel Agilex® 7量産デバイスでのみ使用します (マイグレーションの目的でここに配置)。 | VCCRCOREは、1.2V電源に接続します。 必要に応じてVCCIO_PIOと同じレギュレーターからVCCRCOREを供給します。ただし、VCCIO_PIOが1.2Vに接続されている場合です。 |
| VCCH | 電源 | アナログ・インターフェイス・ブリッジ (AIB) およびデジタル・トランシーバーの電源です。 | EタイルおよびPタイルを備えた Intel Agilex® 7デバイスの場合は、すべてのVCCHピンを0.9V低ノイズ・スイッチング電源に接続します。 FタイルまたはRタイルを備えた Intel Agilex® 7デバイスの場合は、すべてのVCCHピンを0.8V低ノイズ・スイッチング電源に接続します。 詳しくは、 Intel Agilex® 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series を参照してください。 |
| VCCH_SDM | 電源 | 電圧レールセンサーです。 | このセンサーは、EタイルおよびPタイルを備えた Intel Agilex® 7デバイスのVCCHレールに接続する必要があります。 FタイルとRタイルの両方を備えた Intel Agilex® 7デバイスですべてのRタイルが未使用の場合に、VCC_HSSI_GXRの電源が0.9Vに供給されているときは、このセンサーをVCC_HSSI_GXRに接続する必要があります。また、すべてのVCC_HSSI_GXRピンがGNDに接続されているときは、このセンサーをVCCHに接続する必要があります。 このセンサーは、Fタイルのみを備えた Intel Agilex® 7デバイスのVCCHレールに接続する必要があります。 |
| VCCA_PLL | 電源 | I/Oクロック・ネットワーク電源です。 | Intel Agilex® 7量産デバイスおよび他の Intel Agilex® 7 ES (2486Aパッケージを除く) デバイスの場合、VCCA_PLLを1.2V低ノイズ・スイッチング・レギュレーターに接続します。必要に応じて、適切なアイソレーション・フィルタリングを使用して、VCCIO_PIOと同じレギュレーターからVCCA_PLLを供給します。VCCA_PLLレールは、Group 3の電源レールに存在している必要があります。 |
| VCCIO_PIO[2][A,B,C,D,E,F] VCCIO_PIO[3][A,B,C,D,E,F] |
電源 | これらはI/Oバンク用の供給電圧ピンです。各バンクでは異なる電圧レベルをサポートすることができます。 サポートされているVCCIO規格は、次のとおりです。
サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。 |
これらのピンは、特定のバンクに必要なI/O規格に応じて、1.2Vまたは1.5Vの電源に接続します。 I/Oバンクを将来使用する場合は、未使用のI/Oバンク電源を1.2Vまたは1.5Vに接続します。I/Oバンクを今後使用しない場合は、未使用のI/Oバンク電源をGNDに接続し、I/Oピンをフローティング状態にします。VCCIO_PIOをフローティングのままにしないでください。 VCCIO_PIO_3AがGNDに接続されている場合は、VCCIO_PIO_SDMをVCCRCOREに接続します。 パワーアップ・シーケンスの間だけですが、VCCIO_PIOトランジスターが動作可能になると、VCCIO_PIO動作スタティック電流よりも小さい過渡電流が観察されることがあります。これは予想される動作であり、パワーアップまたはパワーダウンのシーケンスに従っている限りは、機能障害やデバイスの信頼性の問題は発生しません。 詳細については、 Intel® Agilex 7パワー・マネジメント・ユーザーガイド のセンサー監視システムの章を参照してください。 電源レールの共有については、 Intel Agilex® 7デバイスの電源供給共有ガイドラインを参照してください。 |
| VCCIO_PIO_SDM | 電源 | VCCIO_PIO電圧レール検出ラインです。 | これらのピンは、バンクVCCIO_PIO_3Aに接続します。AVST x16またはAVST x32モードを使用している場合は、VCCIO_PIO_3Aに1.2Vを供給してください。 |
| VCCIO_SDM | 電源 | コンフィグレーション・ピンの電源です。 | これらのピンは、1.8Vの電源に接続します。 この電圧レールのデカップリングに関する推奨事項の詳細は、 AN 910: Intel Agilex® 7 Power Distribution Network Design Guidelines を参照してください。 電源レールの共有については、 Intel Agilex® 7デバイスの電源共有ガイドラインを参照してください。 |
| VCCPLLDIG_SDM | 電源 | SDMブロックPLL電源ピンです。 | VCCPLLDIG_SDMは、適切なアイソレーション・フィルタリングを使用して、VCCL_SDMと同じレギュレーターから供給してください。 |
| VCCL_SDM | 電源 | SDMの電源です。 | これらのピンは、1.8Vの電源に接続します。 |
| VCCBAT | 電源 | デバイス・セキュリティー用のバッテリー・バックアップ電源、Advanced Encryption Standard、バッテリーバックアップRAM (AES BBRAM) キーレジスターです。 | デバイス・セキュリティーAES BBRAMキーを使用する場合は、このピンを1.0V～1.8Vの範囲の不揮発性バッテリー電源に接続します。VCCBATレールに直列RC (R=10kΩ、C=1µF) 回路を追加します。10kΩの抵抗をバッテリー電源とVCCBATの間に直列に接続します。また、VCCBATとグランドの間に1µFのコンデンサーを接続してください。 スケマティック図の詳細に関しては、 AN 910: Intel Agilex® 7 Power Distribution Network Design Guidelines を参照してください。 VCCBATピン付近のVCCBAT電源レールには、最低47nFのデカップリングを設けてください。 AES BBRAMキーを使用しない場合は、このピンはグランドに接続します。 |
| VCCPLL_SDM | 電源 | VCCPLL_SDMからSDMブロックのPLLにアナログ電源を供給します。 | 適切なアイソレーション・フィルタリングを使用し、必要に応じて、VCCPLL_SDMをVCCPTと同じレギュレーターから供給します。 これらのピンに対するデカップリングは、それぞれのボードのデザインにおけるデカップリング要件に依存します。 |
| GND | グランド | デバイス・グランド・ピンです。 | すべてのGNDピンをボードのグランドプレーンに接続します。 |
| VREFB[2][AN0,BN0,CN0,DN0,EN0,FN0] VREFB[3][AN0,BN0,CN0,DN0,EN0,FN0] |
電源 | 各I/Oバンクの入力リファレンス電圧です。バンクで電圧リファレンスI/O規格を使用している場合、これらのピンは、バンクの電圧リファレンス・ピンとして使用します。 サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。 |
これらのピンは、未使用の場合はGNDに接続します。 |
| VCCLSENSE | 出力 | 外部レギュレーターへの差動検出ラインです。 | VCCLSENSEおよびGNDSENSEは、VCC電源用の差動リモート検出ピンです。レギュレーターの差動リモート検出ラインをそれぞれのVCCLSENSEピンおよびGNDSENSEピンに接続します。これにより、VCC電源からのPCBおよびデバイスパッケージに関連するDC IRドロップが補正されます。これらの接続を差動ペアトレースとして配線し、他のノイズ源から分離してください。 VCCLSENSEラインとGNDSENSEラインをレギュレーターのリモート検出入力に接続してください。 |
| GNDSENSE | |||
| VCCADC | 電源 | 電圧センサー用ADC電源ピンです。 | Intel Agilex® 7デバイスの内部電圧センサーを使用している場合は、低ノイズの1.8V電源をこのピンに供給してください。 このピンは、適切なアイソレーション・フィルタリングを使用してVCCPTに接続します。 |
| VCCFUSEWR_SDM | 電源 | オプションのワンタイム・プログラマブルeFuseのプログラミング (書き込み) に必要な電源供給です。これらのeFuseは、 Intel Agilex® 7セキュリティー・アーキテクチャーの不可欠な部分です。 | eFuseのフィールド・プログラミングが必要な場合は、このピンに1.8V電源が必要です。 さらに、 インテル® は、拡張コンフィグレーションおよびセキュリティー・デバッグ・ツールにアクセスできるように、1.8V出力のレギュレーターを接続することをお勧めします。 このピンに電力を供給しないことを選択した場合は、VCCIO_SDMに接続します。このピンをフローティングのままにしたり、GNDに接続したりしないでください。 |