Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ

ID 683112
日付 6/26/2023
Public
ドキュメント目次

1.2.3. オプション/兼用コンフィグレーション・ピン

注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力して、デザインをコンパイルすることをお勧めします。 インテル® Quartus® Prime開発ソフトウェアによるピン接続のチェックは、I/O割り当ておよび配置規則に従って行われます。この規則は、デバイスの集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに完全には記載されていないその他の要因によって、デバイスごとに異なります。
重要: Avalon® -ST x16およびx32モードの兼用ピンには、ピンの使用制限があります。詳細については、 Intel Agilex® 7コンフィグレーションのユーザーガイド の項2.5.3.2.兼用ピンのイネーブルを参照してください。
表 4.  オプション/兼用コンフィグレーション・ピン
ピン名 ピンの機能 ピンの説明 接続ガイドライン
AVST_DATA[31:0] I/O、入力

兼用コンフィグレーション・データ入力ピンです。

AVST_DATA[15:0] ピンは Avalon® Streaming インターフェイス ( Avalon® -ST) x16モードに使用し、AVST_DATA [31:0] ピンは Avalon® -ST x32モードに使用します。または通常のI/Oピンとして使用します。

このピンでは、1.2V LVCMOS I/O規格をサポートします。

これらのピンでは、プログラム可能なプルアップ抵抗をサポートしています。詳細については、 Intel Agilex® 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series を参照してください。

重要: バンク3Aにあるピン・インデックス [91...95] のI/Oピンへのアクセスは、AvSTx16またはAvSTx32コンフィグレーション・スキームでは、許可されていません。これらのピンは未接続のままにしておく必要があります。詳細については、デバイス・ピン・マッピング・ファイルを参照して、正確なピン位置を特定してください。
これらのピンは、兼用ピンとして使用せず、I/Oピンとしても使用しない場合は、未接続のままにしておきます。
AVST_READY(3A bank) I/O、出力

兼用 Avalon® -STインターフェイス・データReady出力ピンです。このピンは、 Avalon® -ST x16およびx32コンフィグレーション・スキームに使用します。

AvST x16またはAvST x32コンフィグレーション・スキームを使用している場合は、このピンをユーザーI/Oピンとして使用することはできません。

このピンでは、1.2V LVCMOS I/O規格をサポートします。

これらのピンでは、プログラム可能なプルアップ抵抗をサポートしています。詳細については、 Intel Agilex® 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series を参照してください。

このピンは、外部コンフィグレーション・コントローラーのReady信号入力に接続し、 Avalon® -ST x16またはx32インターフェイスを使用したコンフィグレーションを行います。
AVST_CLK(3A bank) I/O、入力

兼用 Avalon® -STインターフェイス・クロック入力ピンです。このピンは、 Avalon® -ST x16 およびx32コンフィグレーション・スキームに使用します。

このピンは、コンフィグレーション後にユーザーI/Oピンとしても使用できます。

このピンでは、1.2V LVCMOS I/O規格をサポートします。

これらのピンでは、プログラム可能なプルアップ抵抗をサポートしています。詳細については、 Intel Agilex® 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series を参照してください。

このピンは、外部コンフィグレーション・コントローラーのクロック信号に接続し、 Avalon® -ST x16またはx32インターフェイスを使用したコンフィグレーションを行います。

未使用ピンの接続は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに行います。

AVST_VALID(3A bank) I/O、入力

兼用コンフィグレーション・データ有効ピンです。このピンは、 Avalon® -ST x16およびx32コンフィグレーション・スキームに使用します。

このピンは、コンフィグレーション後にユーザーI/Oピンとしても使用できます。

このピンでは、1.2V LVCMOS I/O規格をサポートします。

これらのピンでは、プログラム可能なプルアップ抵抗をサポートしています。詳細については、 Intel Agilex® 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series を参照してください。

このピンは、外部コンフィグレーション・コントローラーのデータ有効信号に接続し、 Avalon® -ST x16またはx32インターフェイスを使用したコンフィグレーションを行います。

未使用ピンの接続は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに行います。