Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ

ダウンロード PDF
ID 683112
日付 6/26/2023
Public

インテルのみ表示可能 — GUID: omb1605838250436

Ixiasoft

詳細を見る

ドキュメント目次
ドキュメント目次 x
1. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ
1. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ x
1.1. Intel Agilex® 7デバイスのピンのステータス 1.2. Intel Agilex® 7 FPGAコアピン 1.3. Intel Agilex® 7 Eタイルピン 1.4. Intel Agilex® 7 Pタイルピン 1.5. Intel Agilex® 7 Fタイルピン 1.6. Intel Agilex® 7 Rタイルピン 1.7. Intel Agilex® 7ハード・プロセッサー・システム (HPS) ピン 1.8. Intel Agilex® 7の電源共有ガイドライン 1.9. Intel Agilex® 7デバイスファミリーのピン接続ガイドラインの注意事項 1.10. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズの改訂履歴
1.2. Intel Agilex® 7 FPGAコアピン x
1.2.1. クロックピンおよびPLLピン 1.2.2. 専用コンフィグレーション/JTAGピン 1.2.3. オプション/兼用コンフィグレーション・ピン 1.2.4. 差動I/Oピン 1.2.5. 外部メモリー・インターフェイス・ピン 1.2.6. 電圧センサーピンおよび電圧リファレンス・ピン 1.2.7. リモート温度検出ダイオードピン 1.2.8. リファレンス・ピン 1.2.9. 非接続ピンおよび使用禁止 (DNU) ピン 1.2.10. 電源供給ピン 1.2.11. セキュア・デバイス・マネージャー (SDM) ピン 1.2.12. セキュア・デバイス・マネージャー (SDM) のオプションの信号ピン
1.3. Intel Agilex® 7 Eタイルピン x
1.3.1. Eタイル電源供給ピン 1.3.2. Eタイル・トランシーバー・ピン
1.4. Intel Agilex® 7 Pタイルピン x
1.4.1. Pタイル電源供給ピン 1.4.2. Pタイル・トランシーバー・ピン
1.5. Intel Agilex® 7 Fタイルピン x
1.5.1. Fタイル電源供給ピン 1.5.2. Fタイル・トランシーバー・ピン
1.6. Intel Agilex® 7 Rタイルピン x
1.6.1. Rタイル電源供給ピン 1.6.2. Intel Agilex® 7 Rタイル・トランシーバー・ピン
1.7. Intel Agilex® 7ハード・プロセッサー・システム (HPS) ピン x
1.7.1. HPS電源ピン 1.7.2. HPSオシレーター・クロック入力ピン 1.7.3. HPS JTAGピン 1.7.4. HPS GPIOピン 1.7.5. HPS SDMMCピン 1.7.6. HPS NANDピン 1.7.7. HPS USBピン 1.7.8. HPS EMACピン 1.7.9. HPS I2C_EMACおよびMDIOピン 1.7.10. HPS I2Cピン 1.7.11. HPS SPIピン 1.7.12. HPS UARTピン 1.7.13. HPSトレースピン
1.8. Intel Agilex® 7の電源共有ガイドライン x
1.8.1. 例1: Intel Agilex® 7デバイス (PタイルおよびEタイル) 1.8.2. 例2: Intel Agilex® 7デバイス (FタイルおよびRタイル)
1. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ

1.6.2. Rタイル・トランシーバー・ピン

注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力して、デザインをコンパイルすることをお勧めしています。 インテル® Quartus® Prime開発ソフトウェアでは、I/O割り当ておよび配置ルールに従ってピン接続をチェックします。このルールは、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、およびこのドキュメントまたはデバイス・ハンドブックに記載されていないその他の要因によって異なります。
表 21.  Rタイル・トランシーバー・ピン
ピン名 ピンの機能 ピンの説明 接続ガイドライン
GXR_RCOMP_P_0 入力 Rタイル用の外部バイアス抵抗です。

各RタイルバンクのGXR_RCOMP_N_0ピンとGXR_RCOMP_P_0ピンの間に150オーム1% 抵抗を接続します。

RCOMP_P + RCOMP_Nの合計トレース配線 (パッケージとボード) 抵抗は0.500オーム未満です。

PCBレイアウトでは、トレースは、高速クロック/データアグレッサーの隣に配線しないでください。RCOMP_Pの最大静電容量は、5.0pF未満に保つ必要があります。

このタイルを使用しない場合、これらのピンはフローティングのままにします。
GXR_RCOMP_N_0
I_PIN_PERST_N_GXR 入力 PCI Express* ( PCIe* ) Platformリセットピンです。

PCIeアダプターカードの実装では、PCIe nPERST信号は、エッジコネクターから各Rタイル・トランシーバー・バンクI_PIN_PERST_N入力に接続します。

レベル・トランスレーターを使用してファンアウトし、PCIeコネクターからの3.3VオープンドレインnPERST信号を変更して、ボード上で使用する各Rタイル・トランシーバーの1.0V I_PIN_PERST_N入力にします。

1.0Vプルアップ抵抗をI_PIN_PERST_N入力に提供します。これは、コネクターからのnPERST信号はオープンドレイン信号であるためです。アダプターカードの3.3V PCIe nPERST信号をプルアップしてください。

タイルは、未使用の場合はGNDに接続します。

2つの独立したクロックソースを2x8分岐モードに使用する場合は、両方のリファレンス・クロックが安定した後、I_PIN_PERST_NがHighにデアサートされていることを確認してください。
REFCLK_GXR[R,L][14A,14C,15A,15C]_CH[0,1]P 入力

標準 PCIe* High Speed Current Steering Logic (HCSL) リファレンス・クロック入力ピンです。デバイスの左側 (L) または右側 (R) のRタイル・トランシーバーに固有です。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

HCSL I/O規格のみをサポートします。DC結合させる必要があります。

100MHz +/-100ppmリファレンス・クロックは、x16モードと4x4モードの両方でリファレンス・クロック入力に接続してください。これらのリファレンス・クロックは、同じクロックソースから派生させてください。ファンアウト・バッファーは使用できますが、Gen 5の場合は ± 100ppmの要件を満たす必要があります。

2x8モードの場合、両方のリファレンス・クロック入力は、同じクロックソースに接続するか、2つの独立したクロックソースに接続します。

これらのピンは、使用しない場合はフローティングのままにします。
REFCLK_GXR[R,L][14A,14C,15A,15C]_CH[0,1]N
GXR[R,L][14A,14C,15A,15C]_RX_CH[0:15]P 入力

トランシーバー・レシーバー・ピンです。デバイスの左側 (L) または右側 (R) のRタイル・トランシーバーに固有です。

PCIe* Gen 5モードでは、下位16ビット [15:0] を使用します。これらのピンは、最大32GbpsのNRZエンコードもサポートします。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

 これらのピンは、使用しない場合はフローティングのままにします。
GXR[R,L][14A,14C,15A,15C]_RX_CH[0:15]N
GXR[R,L][14A,14C,15A,15C]_TX_CH[0:15]P 出力

トランシーバー・トランスミッター・ピンです。デバイスの左側 (L) または右側 (R) のRタイル・トランシーバーに固有です。

PCIe* Gen 5モードでは、下位16ビット [15:0] を使用します。これらのピンは、最大32GbpsのNRZエンコードもサポートします。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

トランスミッター・ピンはAC結合する必要があります。

これらのピンは、使用しない場合はフローティングのままにします。
GXR[R,L][14A,14C,15A,15C]_TX_CH[0:15]N
レベル 2 の表題