Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ

ID 683112
日付 6/26/2023
Public
ドキュメント目次

1.7.11. HPS SPIピン

注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力して、デザインをコンパイルすることをお勧めします。 インテル® Quartus® Prime開発ソフトウェアによるピン接続のチェックは、I/O割り当ておよび配置規則に従って行われます。この規則は、デバイスの集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに完全には記載されていないその他の要因によって、デバイスごとに異なります。
表 32.  HPS SPIピン Intel Agilex® 7 HPS用には、2つのSPIマスター (SPIM0とSPIM1) と2つのSPIスレーブ (SPIS0とSPIS1) コントローラーがあります。
HPSピンの機能 ピンの説明と接続ガイドライン ピンの種類 有効な割り当て (いずれか1つのグループから選択)
Group 1 Group 2 Group 3
SPIM0_CLK SPIM0 Clock 出力 HPS_IOA_5 HPS_IOB_21 HPS_IOB_21
SPIM0_MOSI SPIM0 Master Out Slave In 出力 HPS_IOA_6 HPS_IOB_22 HPS_IOB_22
SPIM0_MISO SPIM0 Master In Slave Out 入力 HPS_IOA_7 HPS_IOB_19 HPS_IOB_23
SPIM0_SS0_N

SPIM0 Slave Select 0

これはアクティブLow信号です。

出力 HPS_IOA_8 HPS_IOB_20 HPS_IOB_24
SPIM0_SS1_N

SPIM0 Slave Select 1

これはアクティブLow信号です。

出力 HPS_IOA_1 HPS_IOB_18 HPS_IOB_18
SPIM1_CLK SPIM1 Clock 出力 HPS_IOA_9 HPS_IOA_21 HPS_IOB_1
SPIM1_MOSI SPIM1 Master Out Slave In 出力 HPS_IOA_10 HPS_IOA_22 HPS_IOB_2
SPIM1_MISO SPIM1 Master In Slave Out 入力 HPS_IOA_11 HPS_IOA_23 HPS_IOB_3
SPIM1_SS0_N

SPIM1 Slave Select 0

これはアクティブLow信号です。

出力 HPS_IOA_12 HPS_IOA_24 HPS_IOB_4
SPIM1_SS1_N

SPIM1 Slave Select 1

これはアクティブLow信号です。

出力 HPS_IOA_2 HPS_IOA_20 HPS_IOB_5
SPIS0_CLK SPIS0 Clock 入力 HPS_IOA_1 HPS_IOA_21 HPS_IOB_9
SPIS0_MOSI SPIS0 Master Out Slave In 入力 HPS_IOA_2 HPS_IOA_22 HPS_IOB_10
SPIS0_MISO SPIS0 Master In Slave Out 出力 HPS_IOA_4 HPS_IOA_24 HPS_IOB_12
SPIS0_SS0_N

SPIS0 Slave Select 0

これはアクティブLow信号です。

入力 HPS_IOA_3 HPS_IOA_23 HPS_IOB_11
SPIS1_CLK SPIS1 Clock 入力 HPS_IOA_9 HPS_IOB_5 HPS_IOB_21
SPIS1_MOSI SPIS1 Master Out Slave In 入力 HPS_IOA_10 HPS_IOB_6 HPS_IOB_22
SPIS1_MISO SPIS1 Master In Slave Out 出力 HPS_IOA_12 HPS_IOB_8 HPS_IOB_24
SPIS1_SS0_N

SPIS1 Slave Select 0

これはアクティブLow信号です。

入力 HPS_IOA_11 HPS_IOB_7 HPS_IOB_23