インテルのみ表示可能 — GUID: vrz1552555104633
Ixiasoft
1.1. Intel Agilex® 7デバイスのピンのステータス
1.2. Intel Agilex® 7 FPGAコアピン
1.3. Intel Agilex® 7 Eタイルピン
1.4. Intel Agilex® 7 Pタイルピン
1.5. Intel Agilex® 7 Fタイルピン
1.6. Intel Agilex® 7 Rタイルピン
1.7. Intel Agilex® 7ハード・プロセッサー・システム (HPS) ピン
1.8. Intel Agilex® 7の電源共有ガイドライン
1.9. Intel Agilex® 7デバイスファミリーのピン接続ガイドラインの注意事項
1.10. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズの改訂履歴
1.2.1. クロックピンおよびPLLピン
1.2.2. 専用コンフィグレーション/JTAGピン
1.2.3. オプション/兼用コンフィグレーション・ピン
1.2.4. 差動I/Oピン
1.2.5. 外部メモリー・インターフェイス・ピン
1.2.6. 電圧センサーピンおよび電圧リファレンス・ピン
1.2.7. リモート温度検出ダイオードピン
1.2.8. リファレンス・ピン
1.2.9. 非接続ピンおよび使用禁止 (DNU) ピン
1.2.10. 電源供給ピン
1.2.11. セキュア・デバイス・マネージャー (SDM) ピン
1.2.12. セキュア・デバイス・マネージャー (SDM) のオプションの信号ピン
インテルのみ表示可能 — GUID: vrz1552555104633
Ixiasoft
1.7.3. HPS JTAGピン
注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力して、デザインをコンパイルすることをお勧めします。 インテル® Quartus® Prime開発ソフトウェアによるピン接続のチェックは、I/O割り当ておよび配置規則に従って行われます。この規則は、デバイスの集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに完全には記載されていないその他の要因によって、デバイスごとに異なります。
HPSピンの機能 | ピンの説明と接続ガイドライン | ピンの種類 | 有効な割り当て |
---|---|---|---|
JTAG_TCK | HPS JTAGテストクロック入力ピンです。 このピンは、1kΩ ~ 10 kΩのプルダウン抵抗を介して GND に接続します。VCCIO_HPS電源より高い電圧は駆動しないでください。 FPGA専用JTAGピンをオプションとして使用して、HPS JTAGにアクセスできます。 |
入力 | HPS_IOB_9 |
JTAG_TMS | HPS JTAGテストモード選択入力ピンです。 このピンは、1kΩ ~ 10kΩのプルアップ抵抗を介してVCCIO_HPS電源に接続します。VCCIO_HPS電源より高い電圧を駆動しないでください。 FPGA専用JTAGピンをオプションとして使用して、HPS JTAGにアクセスできます。 |
入力 | HPS_IOB_10 |
JTAG_TDO | HPS JTAGテストデータ出力ピンです。 FPGA専用JTAGピンをオプションとして使用して、HPS JTAGにアクセスできます。 |
出力 | HPS_IOB_11 |
JTAG_TDI | HPS JTAGテストデータ入力ピンです。 このピンは、1kΩ ~ 10kΩのプルアップ抵抗を介してVCCIO_HPS電源に接続します。VCCIO_HPS電源より高い電圧を駆動しないでください。 FPGA専用JTAGピンをオプションとして使用して、HPS JTAGにアクセスできます。 |
入力 | HPS_IOB_12 |