Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ

ダウンロード PDF
ID 683112
日付 6/26/2023
Public
ドキュメント目次
ドキュメント目次 x
1. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ
1. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ x
1.1. Intel Agilex® 7デバイスのピンのステータス 1.2. Intel Agilex® 7 FPGAコアピン 1.3. Intel Agilex® 7 Eタイルピン 1.4. Intel Agilex® 7 Pタイルピン 1.5. Intel Agilex® 7 Fタイルピン 1.6. Intel Agilex® 7 Rタイルピン 1.7. Intel Agilex® 7ハード・プロセッサー・システム (HPS) ピン 1.8. Intel Agilex® 7の電源共有ガイドライン 1.9. Intel Agilex® 7デバイスファミリーのピン接続ガイドラインの注意事項 1.10. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズの改訂履歴
1.2. Intel Agilex® 7 FPGAコアピン x
1.2.1. クロックピンおよびPLLピン 1.2.2. 専用コンフィグレーション/JTAGピン 1.2.3. オプション/兼用コンフィグレーション・ピン 1.2.4. 差動I/Oピン 1.2.5. 外部メモリー・インターフェイス・ピン 1.2.6. 電圧センサーピンおよび電圧リファレンス・ピン 1.2.7. リモート温度検出ダイオードピン 1.2.8. リファレンス・ピン 1.2.9. 非接続ピンおよび使用禁止 (DNU) ピン 1.2.10. 電源供給ピン 1.2.11. セキュア・デバイス・マネージャー (SDM) ピン 1.2.12. セキュア・デバイス・マネージャー (SDM) のオプションの信号ピン
1.3. Intel Agilex® 7 Eタイルピン x
1.3.1. Eタイル電源供給ピン 1.3.2. Eタイル・トランシーバー・ピン
1.4. Intel Agilex® 7 Pタイルピン x
1.4.1. Pタイル電源供給ピン 1.4.2. Pタイル・トランシーバー・ピン
1.5. Intel Agilex® 7 Fタイルピン x
1.5.1. Fタイル電源供給ピン 1.5.2. Fタイル・トランシーバー・ピン
1.6. Intel Agilex® 7 Rタイルピン x
1.6.1. Rタイル電源供給ピン 1.6.2. Intel Agilex® 7 Rタイル・トランシーバー・ピン
1.7. Intel Agilex® 7ハード・プロセッサー・システム (HPS) ピン x
1.7.1. HPS電源ピン 1.7.2. HPSオシレーター・クロック入力ピン 1.7.3. HPS JTAGピン 1.7.4. HPS GPIOピン 1.7.5. HPS SDMMCピン 1.7.6. HPS NANDピン 1.7.7. HPS USBピン 1.7.8. HPS EMACピン 1.7.9. HPS I2C_EMACおよびMDIOピン 1.7.10. HPS I2Cピン 1.7.11. HPS SPIピン 1.7.12. HPS UARTピン 1.7.13. HPSトレースピン
1.8. Intel Agilex® 7の電源共有ガイドライン x
1.8.1. 例1: Intel Agilex® 7デバイス (PタイルおよびEタイル) 1.8.2. 例2: Intel Agilex® 7デバイス (FタイルおよびRタイル)
1. Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ

1.2.2. 専用コンフィグレーション/JTAGピン

注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力して、デザインをコンパイルすることをお勧めします。 インテル® Quartus® Prime開発ソフトウェアによるピン接続のチェックは、I/O割り当ておよび配置規則に従って行われます。この規則は、デバイスの集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに完全には記載されていないその他の要因によって、デバイスごとに異なります。
表 3.  専用コンフィグレーション/JTAGピン
ピン名 ピンの機能 ピンの説明 接続ガイドライン
TCK 入力

専用のJTAGテストクロック入力ピンです。これは、セキュア・デバイス・マネージャー (SDM) バンクにあります。

このピンは、HPS JTAGチェーンへのアクセスにも使用できます。詳細については、HPS JTAGピン を参照してください。

このピンでは、1.8VシングルエンドI/O規格をサポートします。

このピンには、20kΩの内部プルダウン抵抗があります。

JTAGスプリットモードのJTAGクロック速度は33MHzです。JTAGスプリットモードでは、SDM JTAGモードはHPS JTAGから独立しています。

JTAGデイジーチェーン・モードのJTAGクロック速度は22MHzです。JTAGデイジーチェーン・モードでは、HPS DAP TAPはSDM mTAPとデイジーチェーン接続されます。

このピンは、1kΩのプルダウン抵抗を介してGNDに接続します。

構成証明およびブラック・キー・プロビジョニング (BKP) セキュリティー機能を使用する場合は、このピンをGNDに接続しないでください。10kΩのプルアップ抵抗を使用して、このピンをVCCIO_SDM電源に接続します。
TMS 入力

専用のJTAGテストモード選択入力ピンです。これは、SDMバンクにあります。

このピンは、HPS JTAGチェーンへのアクセスにも使用できます。詳細については、HPS JTAGピン を参照してください。

このピンでは、1.8VシングルエンドI/O規格をサポートします。

このピンには、20kΩの内部プルアップ抵抗があります。

このピンは、1kΩ～10kΩのプルアップ抵抗を介してVCCIO_SDM電源に接続します。JTAGインターフェイスを使用しない場合は、1kΩの抵抗を使用して、TMSピンをVCCIO_SDM電源に接続してください。
TDO 出力

専用のJTAGテストデータ出力ピンです。これは、SDMバンクにあります。

このピンは、HPS JTAGチェーンへのアクセスにも使用できます。詳細については、HPS JTAGピン を参照してください。

このピンでは、1.8VシングルエンドI/O規格をサポートします。

 JTAGインターフェイスを使用しない場合は、TDOピンは未接続のままにします。
TDI 入力

SDMバンクにある専用のJTAGテストデータ入力ピンです。

このピンは、HPS JTAGチェーンへのアクセスにも使用できます。詳細については、HPS JTAGピン を参照してください。

このピンでは、1.8VシングルエンドI/O規格をサポートします。

このピンには、20kΩの内部プルアップ抵抗があります。

このピンは、VCCIO_SDM電源への1kΩ～10kΩのプルアップ抵抗に接続してください。JTAGインターフェイスを使用しない場合、TDIピンは、1kΩの抵抗を使用してVCCIO_SDM電源に接続してください。
nSTATUS 出力

コンフィグレーション・ステータス・ピンです。このピンは、nCONFIGを駆動するコンフィグレーション・ホストとの同期およびエラーの報告に使われます。

このピンでは、1.8VシングルエンドI/O規格をサポートします。

このピンには、20kΩの内部プルアップ抵抗があります。

ドライブ強度は8mAです。

重要: 電源投入時に外部コンポーネントが nSTATUS 信号をLowに駆動していないことを確認してください。

Avalon® ストリーミング・コンフィグレーション・スキームを使用している場合、このピンをコンフィグレーション・ホストに接続します。

その他のコンフィグレーション・スキームでは、このピンを使用してコンフィグレーション・ステータスを監視することができます。

このピンは、すべてのコンフィグレーション・スキームで、10kΩの抵抗を介してVCCIO_SDMにプルアップする必要があります。
nCONFIG 入力

nCONFIGピンは、デバイスをクリアしてリコンフィグレーションの準備をするために使用されます。

このピンでは、1.8VシングルエンドI/O規格をサポートします。

このピンには、20kΩの内部プルアップ抵抗があります。

Avalon® ストリーミング・コンフィグレーション・スキームを使用している場合、このピンをコンフィグレーション・ホストに接続します。

その他のコンフィグレーション・スキームを使用する場合、このピンを10KΩの外部プルアップ抵抗を介してVCCIO_SDMにプルアップします。このピンを使用して、コンフィグレーションを再開することができます。それには、Lowに駆動してから再びHighに駆動します。 Intel Agilex® 7コンフィグレーションのユーザーガイド およびAN 886: Intel Agilex® 7 SoC Device Design Guidelinesで指定されているnCONFIG動作のすべての要件に必ず従ってください。

OSC_CLK_1 入力

SDM PLLのリファレンス・クロックソースです。

このピンは、デバイス・コンフィグレーションおよびトランシーバーのキャリブレーション用のクロックとして使用されます。

このピンでは、1.8VシングルエンドI/O規格をサポートします。

このピンには、20kΩの内部プルダウン抵抗があります。

トランシーバーを使用している場合は、このピンに外部クロックソースを供給してください。

外部クロックソースを使用してコンフィグレーションを行う場合や、デザイン内のトランシーバーをインスタンス化する場合は、25MHz、100MHz、または125MHzのフリーランニング・クロックソースをこのピンに供給し、デザインのコンパイル時に インテル® Quartus® Prime開発ソフトウェアでそのピンをイネーブルしてください。

コンフィグレーションに内蔵オシレーターを使用していて、トランシーバーのインスタンス化をデザインで行わない場合は、このピンは未接続のままにしてください。
関連情報
レベル 2 の表題