VCCR_GXBピンは、1.03Vまたは1.12Vの低ノイズのスイッチング・レギュレーターに接続します。トランシーバーのデータレートに応じて行います。

トランシーバー・タイル (LタイルまたはHタイル) 内の各バンクのVCCR_GXBピンとVCCT_GXBピンには、同じ電圧 (1.03Vまたは1.12V) が必要です。ただし、同じトランシーバー・タイル内の異なるバンクのVCCR_GXBおよびVCCT_GXBでは、コンフィグレーションされたトランシーバー・データレートに基づいた異なる電圧を持つことができます。これは、トランシーバー・タイルの消費電力をさらに削減するためです。トランシーバー・タイル内のバンクに異なる電圧が供給されている場合 (例えば、一部のバンクは1.03Vで動作し、他のバンクは1.12Vで動作する場合)、xNクロックラインの通過は、同一のVCCR_GXBまたはVCCT_GXBで動作する隣接バンク間でのみ許可されます。xNクロックラインが異なる電圧で動作するバンクの境界をまたぐことは許可されていません。トランシーバー・タイルに入力される入力リファレンス・クロックについては、たとえバンクのVCCR_GXBとVCCT_GXBの動作電圧が異なっていても、そのクロックはタイル内の任意のバンクに分配することができます。

同じタイル上のすべてのトランシーバーが未使用の場合は、そのタイルのトランシーバーの電源をオフにするために、VCCR_GXB、VCCT_GXB、およびVCCH_GXBをGNDに接続します。

22nFのデカップリング・コンデンサーの配置は、BGAピンフィールドの裏側の各VCCR_GXB電源ピンとGNDピンの間に行います。

VCCR_GXBおよびVCCT_GXBの電圧供給は、各タイルのチャネルのコンフィグレーション (非結合チャネルか結合チャネルか) によって異なります。特定のユースケースでの電圧要件に関する詳細は、Intel Agilex Device Data Sheetを参照してください。

インテル® Agilex™ デバイスのピン接続ガイドラインの注記の注意4 を参照してください。

VCCT_GXBピンは、1.03Vまたは1.12Vの低ノイズのスイッチング・レギュレーターに接続します。トランシーバーのデータレートに応じて行います。

トランシーバー・タイル (LタイルまたはHタイル) 内の各バンクのVCCR_GXBピンとVCCT_GXBピンには、同じ電圧 (1.03Vまたは1.12V) が必要です。ただし、同じトランシーバー・タイル内の異なるバンクのVCCR_GXBおよびVCCT_GXBでは、コンフィグレーションされたトランシーバー・データレートに基づいた異なる電圧を持つことができます。これは、トランシーバー・タイルの消費電力をさらに削減するためです。トランシーバー・タイル内のバンクに異なる電圧が供給されている場合 (例えば、一部のバンクは1.03Vで動作し、他のバンクは1.12Vで動作する場合)、xNクロックラインの通過は、同一のVCCR_GXBまたはVCCT_GXBで動作する隣接バンク間でのみ許可されます。xNクロックラインが異なる電圧で動作するバンクの境界をまたぐことは許可されていません。トランシーバー・タイルに入力される入力リファレンス・クロックについては、たとえバンクのVCCR_GXBとVCCT_GXBの動作電圧が異なっていても、そのクロックはタイル内の任意のバンクに分配することができます。

同じタイル上のすべてのトランシーバーが未使用の場合は、そのタイルのトランシーバーの電源をオフにするために、VCCR_GXB、VCCT_GXB、およびVCCH_GXBをGNDに接続します。

22nFのデカップリング・コンデンサーの配置は、BGAピンフィールドの裏側の各VCCT_GXB電源ピンとGNDピンの間に行います。

VCCR_GXBおよびVCCT_GXBの電圧供給は、各タイルのチャネルのコンフィグレーション (非結合チャネルか結合チャネルか) によって異なります。特定のユースケースでの電圧要件に関する詳細は、Intel Agilex Device Data Sheetを参照してください。

インテル® Agilex™ デバイスのピン接続ガイドラインの注記 の注意1および4を参照してください。

VCCH_GXBは、1.8Vの低ノイズ・スイッチング・レギュレーターに接続します。

適切なアイソレーション・フィルターを使用し、必要に応じて、VCCH_GXBをVCCPTと同じレギュレーターから供給します。

チャネルのジッター性能に対するレギュレーターのスイッチング・ノイズの影響を最小限に抑えるには、VCCH_GXBレギュレーターのスイッチング周波数を2MHz以下に保ちます。OTNアプリケーションの場合、VCCH_GXBのスイッチング周波数は500KHz以下にすることをお勧めします。

22nFのデカップリング・コンデンサーの配置は、BGAピンフィールドの裏側の各VCCH_GXB電源ピンとGNDピンの間に行います。

VCCH_GXBの電源がオンになる前に、VCCH_GXBパワーレールにリーク電圧が発生することがあります。これは、パワーアップおよびパワーダウンのシーケンス中のデバイス内部のリークが原因です。このリーク電圧の合計はVCCH_GXBより低く、予想される動作です。

パワーアップ・シーケンス中だけですが、VCCH_GXBスタティック動作電流よりも小さい過渡電流が観測されることがあります。フローティング電圧と過渡電流は予想される動作であり、パワーアップまたはパワーダウンのシーケンスに従っている限りは、機能障害やデバイスの信頼性の問題は発生しません。

同じタイル上のすべてトランシーバーが未使用の場合は、そのタイルのトランシーバーの電源をオフにするために、VCCR_GXB、VCCT_GXB、およびVCCH_GXBをGNDに接続します。

インテル® Agilex™ デバイスのピン接続ガイドラインの注記 の注意1および4を参照してください。

GXB[L1][C,D,E,F]_RX_CH[0:5]p

これらのピンは、使用時にAC結合またはDC結合することができます。詳細については、Intel Agilex Device Data Sheetを参照してください。

未使用のGXB_RXpピンはすべてGNDに直接接続します。

GXB[L1][C,D,E,F]_RX_CH[0:5]n

これらのピンは、使用時にAC結合またはDC結合することができます。詳細については、Intel Agilex Device Data Sheetを参照してください。

未使用のGXB_RXnピンはすべてGNDに直接接続します。

これらのピンは、HCSL I/O規格以外のI/O規格に接続する場合は、AC結合する必要があります。HCSL I/O規格の場合は、これらのピンはDC結合する必要があります。例えば、 PCIe* リファレンス・クロックをDC結合する必要があるのは、HCSL I/O規格を使用する場合です。

未使用のピンはすべてGNDに直接接続します。

適切なPLLキャリブレーションと正常なコンフィグレーションを行うためには、入力リファレンス・クロックが、デバイスの電源投入時に安定した状態かつフリーランニングである必要があります。 PCIe* の場合は、このクロック要件に従ってください。

これらのピンは、HCSL I/O規格以外のI/O規格に接続する場合は、AC結合する必要があります。HCSL I/O規格の場合は、これらのピンはDC結合する必要があります。例えば、 PCIe* リファレンス・クロックをDC結合する必要があるのは、HCSL I/O規格を使用する場合です。

未使用のピンはすべてGNDに直接接続します。

適切なPLLキャリブレーションと正常なコンフィグレーションを行うためには、入力リファレンス・クロックが、デバイスの電源投入時に安定した状態かつフリーランニングである必要があります。 PCIe* の場合は、このクロック要件に従ってください。

HタイルのREFCLKピンまたはトランシーバー・チャネルを使用する場合は、2kΩ +/-1％の抵抗をGNDに接続してください。

それ以外の場合は、直接GNDに接続します。PCBレイアウトでは、このピンから抵抗までのトレースは、アグレッサー信号を避けて配線する必要があります。

兼用基本リセットピンです。 PCI Express* ( PCIe* ) ハードIP (HIP) と併用する場合にのみ使用可能です。

左側の PCIe* HIPがイネーブルされている場合、その側のnPERSTピンは、汎用I/O (GPIO) としては使用できません。この場合、nPERSTピンをシステムの PCIe* nPERST信号に接続して、リンクの両端でリンク・トレーニングが同時に開始されるようにします。一方の側のnPERSTピンは、その側の PCIe* HIPがイネーブルされていない場合のみGPIOとして使用できます。

ピンがLowのとき、トランシーバーはリセットされています。このピンがHighのとき、トランシーバーはリセットされていません。このピンは、基本リセットとして使用しない場合は、ユーザーI/Oピンとして使用できます。

このピンは、 インテル® Quartus® Prime開発ソフトウェアで規定されている通りに接続してください。このピンの電源供給元はVCCIO3V_GXB電源です。

VCCIO3Vが3.0V電源に接続されている場合は、ダイオードを使用して、3.3V LVTTL PCIe* 入力信号をデバイスのVCCIO3V電源にクランプしてください。

VCCIO3V_GXBが3.0V以外の電圧に接続している場合、レベル・トランスレーターを使用して、電圧を3.3V LVTTLからシフトダウンしてVCCIO3V_GXBピンへの電力供給に対応する電圧レベルにし、次のQSFを追加して使用できるようにしてください。

set_instance_assignment -name USE_AS_3V_GPIO ON -to <pin name>

これらは3.0V I/Oピンです。 インテル® Agilex™ Hタイルでは、8つの3.0V I/Oピンをサポートします。これらのピンは、1.2V、1.25V、1.35V、1.5V、1.8V、2.5V、および3.0V I/O規格をサポートします。

サポートされているI/O規格の詳細については、Intel Agilex Device Data Sheetを参照してください。

これらのピンは、使用しているI/Oインターフェイス規格に従って接続してください。トランシーバー・タイルのVCCR_GXBピン、VCCT_GXB、およびVCCH_GXBピンに電力を供給して、そのタイル内の3.0V I/Oピンをイネーブルしてください。トランシーバーのVCCR_GXB、VCCT_GXB、およびVCCH_GXBに電力が供給されていない場合は、そのタイル内の対応する3.0V I/Oピンはディスエーブルされます。

電源が入っていないタイルから3V I/Oピンを使用すると、コンフィグレーション・エラーが発生する可能性があります。

未使用ピンを インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに接続します。

これらのピンは、1.2V、1.5V、1.8V、2.5V、または3.0Vの電源に接続します。指定のバンクに必要なI/O規格に応じて行います。

VCCIO3Vバンクが未使用の場合でも、デバイスを正常に動作させるために、VCCIO3Vの電源を投入してください。

VCCR_GXB、VCCT_GXBピン、およびVCCH_GXBの電源を投入して、VCCIO3Vバンクを動作させてください。

詳細については、 インテル® Agilex™ 汎用I/OおよびLVDS SERDESユーザーガイド を参照してください。

電源レールの共有については、 インテル® Agilex™ の電源共有ガイドライン を参照してください。

インテル® Agilex™ デバイスのピン接続ガイドラインの注記 の注意1を参照してください。