Intel Agilex® 7デバイスファミリーのピン接続ガイドライン: FシリーズおよびIシリーズ

ID 683112
日付 6/26/2023
Public
ドキュメント目次

1.2.1. クロックピンおよびPLLピン

注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力して、デザインをコンパイルすることをお勧めします。 インテル® Quartus® Prime開発ソフトウェアによるピン接続のチェックは、I/O割り当ておよび配置規則に従って行われます。この規則は、デバイスの集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに完全には記載されていないその他の要因によって、デバイスごとに異なります。
表 2.  クロックピンおよびPLLピン
ピン名 ピンの機能 ピンの説明 接続ガイドライン

CLK_[T,B]_2[A,B,C,D,E,F]_[0:1][p,n]

CLK_[T,B]_3[A,B,C,D,E,F]_[0:1][p,n]

I/O、クロック入力

データ入力または出力に使用できる兼用I/Oピンです。差動入力OCT Rd、シングルエンド入力OCT Rt、およびシングルエンド出力OCT Rがこれらのピンでサポートされています。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

これらのピンは、専用のクロックピンとして使用しない場合は、通常のI/Oピンとして使用できます。

サポートされているI/O規格:

  • 1.2V
  • 真の差動シグナリング

これらのピンでは、プログラム可能なプルアップ抵抗をサポートしています。詳細については、 Intel Agilex® 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series を参照してください。

未使用のピンはGNDに接続します。ピンが接続されていない場合は、 インテル® Quartus® Prime開発ソフトウェアのプログラム可能なオプションを使用して、これらのピンに内部バイアスをかけます。これらのピンは、内部ウィークプルアップ抵抗をイネーブルした入力トライステートとして予約するか、またはGNDを駆動する出力として予約することができます。

PLL_[2][A,B,C,D,E,F]_[T,B]_FB[0:1]

PLL_[3][A,B,C,D,E,F]_[T,B]_FB[0:1]

I/O、クロック入力

シングルエンド入力、シングルエンド出力、または外部フィードバック入力ピンとして使用可能な兼用I/Oピンです。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

サポートされているI/O規格:

  • 1.2V
  • 真の差動シグナリング

これらのピンでは、プログラム可能なプルアップ抵抗をサポートしています。詳細については、 Intel Agilex® 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series を参照してください。

未使用のピンはGNDに接続します。ピンが接続されていない場合は、 インテル® Quartus® Prime開発ソフトウェアのプログラム可能なオプションを使用して、これらのピンに内部バイアスをかけます。これらのピンは、内部ウィークプルアップ抵抗をイネーブルした入力トライステートとして予約するか、またはGNDを駆動する出力として予約することができます。

PLL_[2][A,B,C,D,E,F]_[T,B]_CLKOUT[0:1][p,n]

PLL_[3][A,B,C,D,E,F]_[T,B]_CLKOUT[0:1][p,n]

I/O、クロック出力

2つのシングルエンド・クロック出力ピンまたは1つの差動クロック出力ペアとして使用可能なI/Oピンです。

サポートされているピンの詳細については、デバイスのピンアウトファイルを参照してください。

サポートされているI/O規格:

  • 1.2V
  • 真の差動シグナリング

これらのピンでは、プログラム可能なプルアップ抵抗をサポートしています。詳細については、 Intel Agilex® 7 FPGAs and SoCs Device Data Sheet: F-Series and I-Series を参照してください。

未使用のピンはGNDに接続します。ピンが接続されていない場合は、 インテル® Quartus® Prime開発ソフトウェアのプログラム可能なオプションを使用して、これらのピンに内部バイアスをかけます。これらのピンは、内部ウィークプルアップ抵抗をイネーブルした入力トライステートとして予約するか、またはGNDを駆動する出力として予約することができます。