エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel FPGA IPのリリースノート

ダウンロード PDF
ID 683110
日付 6/29/2021
Public
ドキュメント目次
ドキュメント目次 x
1. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IPのリリースノート
1. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IPのリリースノート x
1.1. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IP v20.2.0 1.2. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IP v20.1.0 1.3. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IP v20.0.0 1.4. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM、4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IP v19.2.0 1.5. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IP v19.1 1.6. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IP v18.1 1.7. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IP v18.0
1.1. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IP v20.2.0 x
1.1.1. RAM: 2-PORT Intel® FPGA IP v20.2.0
1.2. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IP v20.1.0 x
1.2.1. RAM: 1-PORT Intel® FPGA IP v20.1.0 1.2.2. RAM: 2-PORT Intel® FPGA IP v20.1.0 1.2.3. RAM: 4-PORT Intel® FPGA IP v20.1.0 1.2.4. ROM: 1-PORT Intel® FPGA IP v20.1.0 1.2.5. ROM: 2-PORT Intel® FPGA IP v20.1.0
1. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IPのリリースノート

1.6. エンベデッド・メモリー (RAM: 1-PORT、RAM: 2-PORT、RAM: 4-PORT、ROM: 1-PORT、ROM: 2-PORT) Intel® FPGA IP v18.1

表 16.  v18.1 2019.04.05
インテル® Quartus® Primeのバージョン 説明 影響
18.1 RAM: 2-PORT Intel® FPGA IPのrdenとvalidの信号接続でエミュレーションされている真のデュアルポートを修正しました。 —
ROM: 2-PORT Intel® FPGA IPに向けた インテル® Stratix® 10デバイスのaddressstallオプションを無効にしました。 —
レベル 2 の表題