AN 775: インテルFPGAの初期I/OタイミングデータとI/Oエレメント遅延の生成

ID 683103
日付 12/09/2021
Public

2. インテルFPGAのI/Oエレメント遅延情報の生成

現在のバージョンのインテルQuartus Prime開発ソフトウェア・プロ・エディションGUIまたはTclコマンドを使用して、インテルFPGAデバイスのI/Oエレメント (IOE) 遅延情報を生成できます。
注: Tclスクリプトベースの方法は、Linuxプラットフォームでのみ使用可能です。

ピンから入力レジスターまでのデザイン内のピンに異なる入力遅延を指定するか、出力レジスターから出力ピンまでの値により遅延を指定できます。この機能により、バス内の信号がデバイスに出入りする際の遅延を同じにすることができます。異なるFPGAデバイスのさまざまなIOE構造の詳細については、関連リンクにあるFPGAデバイスのドキュメントを参照してください。

IOE遅延情報の生成には、フロー内の次のステップが含まれます。

図 10. IOE遅延情報の生成フロー