インテルのみ表示可能 — GUID: mcn1448380430487
Ixiasoft
PCBデザイン・ガイドライン
MIPI TXおよびRXデバイス間の相互接続は、慎重に設計する必要があります。相互接続には、PCBトレース、コネクタ（使用している場合）、ケーブル・メディア（通常はflex-foils） が含まれます。
以下は信号品質のガイドラインです。
- データ有効マージンが最大になるよう、すべてのペアの電気的長さを可能な限りマッチさせます。
- パッシブ・コンポーネントを可能な限りFPGAの近くに配置します。High-Speed信号トレースに受動抵抗を配置する際、スタブを避け、Low-Power信号トレースからHigh-Speedトレースへのスタブの長さを最小限に抑えます。
- 可能な限りFPGA I/Oのオンチップ終端機能を使用します。
- ラインごとに基準特性インピーダンス・レベルは、差動に対しては100 Ω、シングル・エンドに対しては50 Ωです。PCB上のトレースのインピーダンスを制御して、ドライバ出力インピーダンスと動作周波数を超える入力インピーダンス間におけるインピーダンスの不一致を防ぎます。
- トレースは同じ長さで、その長さも極力短く保ちます。インタコネクトをまたぐ信号のフライト・タイムは、2 nsを超えないようにします。
- 全ての高速差動トレースが同じ長さであることを確認します。作動チャネルは、低消費電力のシングル・エンド信号にも使用されます。Intelでは、非常に緩く結合された差動伝送線路にのみこれを適用することを推奨しています。
- プローブ・ポイントが必要であれば、プローブ・ポイントがトレースと一致しており、かつ伝送線路スタブを引き起こさないことを確認します。
- MIPI信号上やMIPI信号付近にノイズの多い信号（電圧レギュレータ・モジュール、クロック・ジェネレータ）を配置しないようにします。
- MIPI D-PHY実装についてのテーブル内にリストされたFPGA I/OでサポートされるI/O規格を使用してください。
関連情報