インテルのみ表示可能 — GUID: mcn1448734139730
Ixiasoft
FPGA As Receiver: Simulation Results Using Cyclone® IV and インテル® Cyclone® 10 LP Devices
図 4. インテル® Cyclone® 10 LP FPGA のレシーバ・ダイにおいて840 Mbpsで計測したHS-RXモードのアイ・ダイアグラムTrue（P）信号およびInverted（N）信号は紫と緑で表示されます。P信号およびN信号は重複し、差動信号（P-N）は黄で表示されます。
図 5. LP11およびLP00ステートに対し Cyclone® IVおよび インテル® Cyclone® 10 LP FPGA のレシーバ・ダイにおいて10 Mbpsで計測したLP-RXモードの波形図DP信号は青、そしてDN信号はピンクで表示されます。DN信号（ピンク）はDP信号（青）と重複しますが、これは両信号が同じステートLP11、LP00）にドライブされているためです。
図 6. LP10およびLP01ステートに対し Cyclone® IVおよび インテル® Cyclone® 10 LP FPGA のレシーバ・ダイにおいて10 Mbpsで計測したLP-RXモードの波形図DP信号とDN信号は重複しません。これは両信号が位相（LP10、LP01）からドライブ・アウトされるためです。