インテルのみ表示可能 — GUID: rrp1486748851054
Ixiasoft
3.5.2.3. waitrequestAllowanceが2に等しい - 非推奨のケース
次の図は、waitrequestがアサートされた後に2つの転送を送信することができるAvalon-MMマスターのタイミング図を表しています。
このタイミングは正当ですが、推奨されません。この例では、マスターはクロックサイクル数ではなくトランザクション数をカウントします。この手法にはカウンターが必要です。その結果、実装がより複雑になり、タイミング・クロージャーが影響を受ける可能性があります。マスターがwaitrequest信号と一定のサイクル数を使用してトランザクションの駆動を決定する場合、マスターは、登録された信号に基づきトランザクションを開始または停止します。
図 10. waitrequestAllowanceが2に等しい転送
この図内の数字は、次のイベントを表しています。
- Avalon-MMマスターがwriteをアサートし、dataを駆動します。
- Avalon-MMスレーブでwaitrequestがアサートされます。
- Avalon-MMマスターはwriteおよびdataを駆動します。waitrequestAllowanceが2のため、マスターは2つの連続するサイクルでデータを駆動します。
- マスターでwaitrequestAllowanceの2つの転送を消費したため、Avalon-MMマスターはwriteをデアサートします。
- Avalon-MMマスターは、waitrequestがデアサートされた直後に書き込みを発行します。
- Avalon-MMマスターがwriteおよびdataを駆動します。スレーブはwaitrequestを1サイクルの間アサートします。
- waitrequestに応じて、Avalon-MMマスターはデータを2サイクルの間保持します。