インテルのみ表示可能 — GUID: wsl1486747413305
Ixiasoft
3.5.2.2. waitrequestAllowanceが1に等しい場合
次に、転送の送信を開始して停止するまでに1クロックサイクルがあるAvalon-MMマスターの場合において、Avalon-MMスレーブでwaitrequestがそれぞれデアサートまたはアサートされた際のタイミング図を示します。
図 9. マスターの書き込み: waitrequestAllowanceが1クロックサイクルに等しい場合
この図内の数字は、次のイベントを表しています。
- Avalon-MMマスターがwriteおよびdataを駆動します。
- Avalon-MMスレーブでwaitrequestがアサートされます。waitrequestAllowanceは1のため、マスターは書き込みを完了させることができます。
- スレーブでwaitrequestの2番目のサイクルがアサートされているため、マスターはwriteをデアサートします。
- Avalon-MMマスターがwriteおよびdataを駆動します。スレーブではwaitrequestがアサートされていません。書き込みは完了します。
- スレーブでwaitrequestがアサートされます。waitrequestAllowanceは1サイクルのため、書き込みは完了します。
- Avalon-MMマスターがwriteおよびdataを駆動します。スレーブではwaitrequestがアサートされていません。書き込みは完了します。
- Avalon-MMスレーブでwaitrequestがアサートされます。waitrequestAllowanceが1のため、マスターはさらに1つのデータ転送を完了させることができます。
- Avalon® マスターがwriteおよびdataを駆動します。スレーブではwaitrequestがアサートされていません。書き込みは完了します。