Avalon® インターフェイスの仕様書

ID 683091
日付 12/21/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

1. Avalon® インターフェイスの仕様書の概要

更新対象:
インテル® Quartus® Prime デザインスイート 20.1
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
Avalon® インターフェイスは、 インテル® FPGAのコンポーネントを簡単に接続できるようにすることで、システムのデザインを簡素化します。 Avalon® インターフェイス・ファミリーは、高速データのストリーミング、レジスターとメモリーの読み出しと書き込み、オフチップデバイスの制御に適したインターフェイスを定義します。プラットフォーム・デザイナーで利用可能なコンポーネントには、これらの標準インターフェイスが組み込まれています。さらに、 Avalon® インターフェイスをカスタム・コンポーネントに組み込むことで、デザインの相互運用性を向上させることができます。

この仕様書では、すべての Avalon® インターフェイスを定義します。この仕様書を確認することで、お使いのコンポーネントに適したインターフェイスと、特定の動作に使用する信号の役割を理解することができます。この仕様書では、次の7つのインターフェイスを定義しています。

  • Avalon® ストリーミング (Avalon-ST) インターフェイス — データの単方向フローをサポートするインターフェイスです。これには、多重化されたストリーム、パケット、DSPデータなどが含まれます。
  • Avalon® Memory Mapped (Avalon-MM) インターフェイス — アドレスベースの読み出しまたは書き込みインターフェイスで、マスターとスレーブ間の接続に一般的に使用されます。
  • Avalon® コンジット・インターフェイス — 他の Avalon® タイプのいずれにも適合しない個別の信号または信号グループに対応するインターフェイス・タイプです。プラットフォーム・デザイナー・システム内のコンジット・インターフェイスを接続することができます。または、それらをエクスポートしてデザイン内の他のモジュールもしくはFPGAピンに接続することもできます。
  • Avalon® トライステート・コンジット (Avalon-TC) インターフェイス — オフチップ・ペリフェラルへの接続をサポートするインターフェイスです。信号の多重化によって複数のペリフェラルでピンを共有できるため、FPGAのピン数とPCB上のトレース数が削減されます。
  • Avalon® 割り込みインターフェイス — このインターフェイスにより、コンポーネントは他のコンポーネントにイベントを通知することができます。
  • Avalon® クロック・インターフェイス — クロックを駆動または受信するインターフェイスです。
  • Avalon® リセット・インターフェイス — リセット接続を提供するインターフェイスです。

単一のコンポーネントには、これらのインターフェイスをいくつでも含めることができます。また、同じインターフェイス・タイプの複数のインスタンスを含めることもできます。

注: Avalon® インターフェイスはオープン・スタンダードです。 Avalon® インターフェイスを使用している、もしくはベースとしている製品の開発および販売に、ライセンスまたはロイヤルティーは必要ありません。