インテルのみ表示可能 — GUID: lzn1536030155811
Ixiasoft
1.4. 例: システムのデザインにおける Avalon® インターフェイス
この例では、イーサネット・コントローラーには6つの異なるインターフェイス・タイプが含まれています。
- Avalon® -MM
- Avalon® -ST
- Avalon® コンジット
- Avalon® -TC
- Avalon® 割り込み
- Avalon® クロック
Nios® IIプロセッサーは、オンチップ・コンポーネントのコントロール・レジスターとステータスレジスターに、Avalon-MMインターフェイスを介してアクセスします。スキャッター・ギャザーDMAは、 Avalon-STインターフェイスを介してデータを送受信します。4つのコンポーネントには、Nios IIプロセッサーで実行されているソフトウェアによって処理される割り込みインターフェイスが含まれます。PLLは、 Avalon® クロック・シンク・インターフェイスを介してクロックを受け入れ、2つのクロックソースを提供します。2つのコンポーネントにはAvalon-TCインターフェイスが含まれており、オフチップメモリーにアクセスします。最後に、DDR3コントローラーは、外部DDR3メモリーに Avalon® コンジット・インターフェイスを介してアクセスします。
図 1. スキャッター・ギャザーDMAコントローラーと Nios® IIプロセッサーを備えるシステムのデザインにおける Avalon® インターフェイス
次の図では、外部プロセッサーがAvalon-MMインターフェイスを備える外部バスブリッジを介してオンチップ・コンポーネントのコントロール・レジスターとステータスレジスターにアクセスしています。PCI Express Root Portは、プリント回路基板上のデバイスおよびFPGAの他のコンポーネントを、Avalon-MMマスター・インターフェイスを備えるオンチップPCI Expressのエンドポイントを駆動することによって制御します。外部プロセッサーは、5つのコンポーネントからの割り込みを処理します。PLLは、 Avalon® クロック・シンク・インターフェイスを介してリファレンス・クロックを受け入れ、2つのクロックソースを提供します。フラッシュメモリーとSRAMメモリーは、Avalon-TCインターフェイスを介してFPGAピンを共有します。最後に、SDRAMコントローラーは、 Avalon® コンジット・インターフェイスを介して外部SDRAMメモリーにアクセスします。
図 2. PCI Expressのエンドポイントと外部プロセッサーを備えるシステムのデザインにおける Avalon® インターフェイス