インテルのみ表示可能 — GUID: rfu1469803586528
Ixiasoft
1.1.2. トランスミッター・クロック・ネットワーク
トランスミッター・クロック・ネットワークでは、クロックをトランスミッターPLLから1つ以上のトランスミッター・チャネルへ配線します。トランスミッター・クロック・ネットワークで提供しているトランスミッター・チャネルに対する2種類のクロックは次のとおりです。
- High-Speed Serial Clock: シリアライザー用の高速クロック
- Low-Speed Parallel Clock: シリアライザーおよびPCS用の低速クロック
結合チャネル・コンフィグレーションでは、シリアルクロックとパラレルクロックの両方がトランスミッターPLLからトランスミッター・チャネルに配線されます。非結合チャネル・コンフィグレーションでは、シリアルクロックのみが、トランスミッター・チャネルに配線され、パラレルクロックは、各ャネル内で局所的に生成されます。
さまざまな結合および非結合クロッキング・コンフィグレーションをサポートするため、次の3種類のトランスミッター・クロック・ネットワーク・ラインが使用可能です。
- x1クロックライン: タイル内の単一のバンクに広がり、非結合チャネルのクロッキングにのみ使用されます。
- x6クロックライン: タイル内の単一のバンクに広がり、結合チャネルのクロッキングに使用されます。
- x24クロックライン: タイル内の全バンクに広がり、PMA結合およびPMA-PCS結合トランシーバー・チャネルに使用されます。
すべてのクロックラインは単一のタイル内に含まれており、複数のタイルにわたって広がることはできません。
図 6. ×1クロックライン
図 7. ×6クロックライン
図 8. ×24クロックライン
1つのタイルあたり2つのx24ラインが使用可能です。
- x24 Up: 現在のバンクの上に配置されたトランシーバー・バンクにクロックを配線します。
- x24 Down: 現在のバンクの下に配置されたトランシーバー・バンクにクロックを配線します
x24ラインを使用する場合、最大チャネルスパンは、インスタンス化されたTX PLLを含むマスターバンクの2バンク上および2バンク下です。タイル内の4つのバンクのすべてでx24クロックラインを使用する場合は、TX PLLのインスタンス化を中間バンクのいずれかで行い、チャネルスパン要件を満たすようにしてください。