インテルのみ表示可能 — GUID: osu1474315407126
Ixiasoft
2.4. 温度に関するガイドライン
最良の熱性能を達成するには、トランシーバー・タイル内の出力密度を低減させます。高データレートのチャネルを多数隣接して配置すると、出力密度が高い領域がタイル内に生成されます。次の一般的なガイドラインは、出力密度を最低限に抑えるためのものです。これに従うことで、FPGAに対して、あまり複雑でなく安価な冷却ソリューションが得られます。
最良の熱性能を達成するには、出力密度を低く抑えます。これには、トランシーバー・チャネルの配置の選択を早期に行います。タイル内でトランシーバー・チャネルを配置する際は、次のガイドラインに従ってください。
- チャネル配置はできるだけ広い範囲で行います。
- タイル内のチャネルがすべて使用されている場合は、低データレートと高データレートのチャネルを分散させます。
- Pin Plannerで見た場合、タイルの中央部分が最良の熱性能を持ち、各タイルの下部と上部がそれに続きます。
最新の インテル® Stratix® 10 Power and Thermal Calculator (EPE) に含まれているThermalワークシートは、サーマル・ソリューション要件に対するトランシーバーの配置による影響を判断するのに役立ちます。ボードデザインの完成前に、 インテル® Stratix® 10 EPEを使用してトランシーバー・チャネルの配置を分析し、熱対策を最適な状態にしてください。
注: すべてのトランシーバー・チャネルの配置が決定した上で、最寄りのFAEにご連絡いただければ、インテルにてボードデザインの熱解析を実行できます。