AN 778: インテル® Stratix® 10 Lタイル/ Hタイル・トランシーバーの使用

ダウンロード PDF
ID 683086
日付 4/21/2020
Public

インテルのみ表示可能 — GUID: ome1469806858725

Ixiasoft

詳細を見る

ドキュメント目次
ドキュメント目次 x
1. トランシーバーのレイアウト 2. タイル・アーキテクチャーの制約 3. PCIeのガイドライン 4. AN 778: インテル® Stratix® 10 Lタイル/Hタイル・トランシーバー・ユーザーガイドの改訂履歴
1. トランシーバーのレイアウト x
1.1. LタイルおよびHタイルの概要
1.1. LタイルおよびHタイルの概要 x
1.1.1. PLL 1.1.2. トランスミッター・クロック・ネットワーク 1.1.3. GXTクロック・ネットワーク 1.1.4. キャリブレーション
1.1.1. PLL x
1.1.1.1. ATX PLL 1.1.1.2. fPLL 1.1.1.3. CMU PLL
1.1.2. トランスミッター・クロック・ネットワーク x
1.1.2.1. 結合トランシーバー・チャネル: VCCR_GXBおよびVCCT_GXBのガイドライン
2. タイル・アーキテクチャーの制約 x
2.1. トランシーバー・チャネルの配置 2.2. サポートされていないダイナミック・リコンフィグレーションの機能 2.3. インテル Stratix 10 Lタイル・トランシーバーからHタイル・トランシーバーへのマイグレーション 2.4. 温度に関するガイドライン
2.1. トランシーバー・チャネルの配置 x
2.1.1. GXチャネルとGXTチャネルの可能な組み合わせ 2.1.2. GXチャネル 2.1.3. GXTチャネル 2.1.4. LタイルおよびHタイル用リファレンス・クロックのガイドライン 2.1.5. PLLの配置
2.1.1. GXチャネルとGXTチャネルの可能な組み合わせ x
2.1.1.1. HタイルでのGXチャネルとGXTチャネルの可能な組み合わせ 2.1.1.2. LタイルでのGXチャネルとGXTチャネルの可能な組み合わせ
2.1.2. GXチャネル x
2.1.2.1. 非結合GXチャネル 2.1.2.2. 結合GXチャネル
2.1.5. PLLの配置 x
2.1.5.1. ATX PLLとfPLLの間隔要件 2.1.5.2. GXTチャネル駆動時のATX PLL使用モデル 2.1.5.3. シンプレックス・チャネルのマージ 2.1.5.4. PCIe* 使用時のTX PLLの制約
3. PCIeのガイドライン x
3.1. PCIeハードIP 3.2. PCIe Express用PHYインターフェイス (PIPE)
3.1. PCIeハードIP x
3.1.1. PCIeハードIPのチャネル配置 3.1.2. PCIeハードIPのPLL配置
3.2. PCIe Express用PHYインターフェイス (PIPE) x
3.2.1. PIPEのチャネル配置 3.2.2. PIPEのPLL配置
1. トランシーバーのレイアウト
2. タイル・アーキテクチャーの制約
3. PCIeのガイドライン
4. AN 778: インテル® Stratix® 10 Lタイル/Hタイル・トランシーバー・ユーザーガイドの改訂履歴

2.1.4. LタイルおよびHタイル用リファレンス・クロックのガイドライン

トランスミッターPLLおよびクロック・データ・リカバリー (CDR) ブロックには、入力リファレンス・クロック・ソースが必要です。これは、トランシーバーの動作に必要なクロックを生成するためです。入力リファレンス・クロックは、デバイス起動時に安定状態で自走させ、適切なPLLキャリブレーションを行ってください。

インテル® Stratix® 10 LタイルおよびHタイル・トランシーバーPLLには、ジッター要件に応じて5つの可能な入力リファレンス・クロック・ソースがあります。

  • 専用リファレンス・クロック・ピン
  • レシーバー入力ピン
  • リファレンス・クロック・ネットワーク
  • PLLカスケード出力 (fPLLのみ)
  • コア・クロック・ネットワーク (fPLLのみ)
注: 各コア・クロック・ネットワークのリファレンス・クロックピンでは、複数のL/HタイルにあるfPLLは駆動できません。

インテルでは、専用リファレンス・クロック・ピンおよびリファレンス・クロック・ネットワークの使用をお勧めしています。これにより、最良のジッター性能を得ることができます。

最良のジッター・パフォーマンスを得るため、インテルでは、リファレンス・クロックの配置は、トランスミッターPLLにできるだけ近い位置にすることをお勧めしています。次のプロトコルでは、リファレンス・クロックの配置は、トランスミッターPLLと同じバンクにすることが必要です。
  • OTU2e、OTU2、OC-192、および10G PON
  • 6Gおよび12G SDI
注: GXTチャネルの最適なパフォーマンスを得るためには、トランスミッターPLLのリファレンス・クロックは、同じバンクの専用リファレンス・クロック・ピンからのものであることをお勧めします。
図 26. 入力リファレンス・クロック・ソース
注: インテル® Stratix® 10デバイスでは、FPGAファブリックのコア・クロック・ネットワークの使用は、fPLLの入力リファレンス・ソースとしてのみ可能です。

入力リファレンス・クロックは差動信号です。インテルでは、専用リファレンス・クロックは、トランスミッターPLLと同じバンクで使用して、最良のジッター・パフォーマンスを得ることをお勧めしています。入力リファレンス・クロックは、デバイス起動時に安定状態で自走させ、適切なPLL動作およびPLLキャリブレーションを行ってください。リファレンス・クロックがデバイス起動時に使用できない場合は、リファレンス・クロックが使用可能になってからPLLの再キャリブレーションを行ってください。

図 27. 専用リファレンス・クロック・ピンおよびその他のリファレンス・クロック・ソース インテル® Stratix® 10 LタイルおよびHタイルデバイスでは、専用リファレンス・クロック・ピンおよびリファレンス・クロック・ネットワークは、トランスミッターPLL (ATX PLLおよびfPLL) によって使用できます。
関連情報
レベル 2 の表題