AN 539: インテル® FPGAデバイスにおけるCRCを使用したエラー検出および回復のテスト方法

ダウンロード PDF
ID 683075
日付 8/09/2019
Public
ドキュメント目次
ドキュメント目次 x
1. インテル® FPGAデバイスにおけるCRCを使用したエラー検出および回復のテスト方法
1. インテル® FPGAデバイスにおけるCRCを使用したエラー検出および回復のテスト方法 x
1.1. 機能の説明 1.2. エラー訂正 1.3. エラー検出CRC機能の使用 1.4. エラー・インジェクション 1.5. マルチデバイスJTAGチェーンでの使用に向けたシングルデバイス用の .jam ファイルの変更 1.6. インテル® Quartus® Prime Jamツールでの.jamファイルの実行 1.7. AN 539: インテル® FPGAデバイスにおけるCRCを使用したエラー検出および回復のテスト方法改訂履歴
1.1. 機能の説明 x
1.1.1. コンフィグレーション・エラーの検出 1.1.2. ユーザーモードでのエラー検出 1.1.3. エラー検出ピン 1.1.4. エラー・メッセージ・レジスター (EMR) 1.1.5. エラー検出のタイミング
1.1.4. エラー・メッセージ・レジスター (EMR) x
1.1.4.1. Arria® II、 Stratix® III、および Stratix® IVデバイスのEMR 1.1.4.2. Arria® V、 Cyclone® V、および Stratix® VデバイスのEMR
1.3. エラー検出CRC機能の使用 x
1.3.1. ユーザーロジックを使用したエラー検出 1.3.2. 外部ホストを使用したエラー検出
1.3.1. ユーザーロジックを使用したエラー検出 x
1.3.1.1. CRC_ERROR出力信号を使用したCRCエラーの検出 1.3.1.2. ユーザーロジックを使用したEMRのアンロード 1.3.1.3. ユーザーロジックを使用したエラー検出ブロックへのアクセス 1.3.1.4. ユーザーロジック制御ブロック 1.3.1.5. ユーザーロジック制御ブロックの信号
1.3.2. 外部ホストを使用したエラー検出 x
1.3.2.1. CRC_ERROR出力信号を使用したCRCエラーの検出 1.3.2.2. 外部ホストを使用したEMRのアンロード
1.4. エラー・インジェクション x
1.4.1. フォールト・インジェクション・レジスター 1.4.2. EDERROR_INJECT JTAG命令を使用したエラー・インジェクション 1.4.3. フォールト・インジェクション・レジスターのクリア
1.4.1. フォールト・インジェクション・レジスター x
1.4.1.1. Arria® II、 Stratix® III、および Stratix® IVデバイスにおけるフォールト・インジェクション 1.4.1.2. Arria® V、 Cyclone® V、および Stratix® Vデバイスにおけるフォールト・インジェクション
1.4.2. EDERROR_INJECT JTAG命令を使用したエラー・インジェクション x
1.4.2.1. Arria® II、 Stratix® III、および Stratix® IVにおけるシングルビット・エラーの注入 1.4.2.2. Arria® V、 Stratix® V、および Cyclone® Vデバイスにおけるシングルビット・エラーの注入
1. インテル® FPGAデバイスにおけるCRCを使用したエラー検出および回復のテスト方法

1.3.1.5. ユーザーロジック制御ブロックの信号

表 5.  ユーザーロジック制御ブロックの信号
信号名 入力/出力 説明
clk_in 入力 ユーザーロジック制御ブロックへのクロックソースです。
Start_write 入力 この入力は、ユーザーロジック制御ブロックがSHIFTnLD出力信号およびED_CLK出力信号の駆動を開始するようトリガーします。この入力がHighになると、ユーザーロジック制御ブロックは、ユーザー・アップデート・レジスターをアンロードするメカニズムの実行を開始します。EMRはcrcerrorポートの立ち上がりエッジでアンロードされるため、この入力は通常、WYSIWYGアトムからのcrcerror出力ポートに接続されます。
SHIFTnLD 出力 WYSIWYGアトムへの出力です。この信号は、WYSIWYGアトムのshiftnldポートを駆動するために使用します。
ED_CLK 出力 WYSIWYGアトムへの出力クロックです。このクロックは、WYSIWYGアトムへのクロックソースとして使用します。このクロックは、WYSIWYGアトムのclkポートに接続されます。このクロックのソースは、clk_in入力信号から得られます。
レベル 2 の表題