インテルのみ表示可能 — GUID: sss1453959194221
Ixiasoft
1.3. エンベデッド・メモリーECC機能向けガイドライン
インテル® Agilex™ インテル® Stratix® 10 インテル® Arria® 10および インテル® Cyclone® 10 GX のFIFO Intel® FPGA IPコアは、M20Kメモリーブロック用のエンベデッド・メモリーECCをサポートしています。 インテル® Agilex™ インテル® Stratix® 10 インテル® Arria® 10および インテル® Cyclone® 10 GX デバイスのビルトインECC機能は、次を実行できます。 インテル® Arria® 10のSCFIFOとDCFIFOは、M20Kメモリー・ブロック向けにエンベデッド・メモリーECCをサポートしています。 インテル® Cyclone® 10 GXの内蔵ECC機能は以下を行います。
- シングルエラー検出と訂正
- ダブル隣接エラー検出と訂正
- トリプル隣接エラー検出
FIFO Embedded ECC機能は、FIFO Intel® FPGA IP GUIの enable_ecc パラメーターをイネーブルすることによりオンにできます。
注: エンベデッド・メモリーECC機能は、M20Kのメモリー・ブロック・タイプでのみ使用可能です。
注: エンベデッド・メモリー ECCは、可変データ幅をサポートしています。ECCがイネーブルされると、RAMはインスタンス化を実現するために、複数のM20Kブロックを32 (幅) x 512 (深度) のコンフィグレーションに統合します。未使用のデータ幅はVCCに内部的に接続されます。
注: エンベデッド・メモリーECC機能は、混合幅モードをサポートしません。
図 8. FIFO Intel® FPGA IP GUIのECCオプション
ECCの機能をイネーブルすると、生成されたFIFOエンティティーに2ビット幅のエラー訂正ステータスポート (eccstatus[1:0]) が作成されます。これらのステータスビットは、メモリーから読み出されたデータに、訂正ありのシングルビットのエラーがあるか、訂正なしの致命的なエラーがあるか、またはエラービットがないかどうかを示します。
- 00: エラーなし
- 01: 不正
- 10: 訂正可能なエラーが発生し、エラーは出力で訂正されています。ただし、メモリーアレイは更新されていません。
- 11: 訂正不可能なエラーが発生し、訂正不可能なデータが出力に表示されています。