インテルのみ表示可能 — GUID: sss1453957742356
Ixiasoft
1.4.2.2.2. Altera IOPLL IPコアの追加
このリファレンス・デザインに、10MHz、20MHz、100MHzの3種類のクロックソースを生成するために、Altera IOPLL IPコアをインスタンス化する必要があります。Altera IOPLL IPコアを追加するには、以下の手順を実行します。
- IP CatalogタブでBasic Functionsを展開し、Clock; PLLs and Resets、PLLを展開して、次にAltera IOPLLをクリックします。
- Addをクリックします。Altera IOPLLパラメーター・エディターが表示されます。
- PLLタブのGeneralセクションで、Reference Clock Frequencyを50にセットします。
- Enable locked output portのチェックを外します。
- Output Clocksセクションで、Number Of Clocksを3にセットします。
- それぞれのクロックを次のように設定します。
- outclk0 では、Clock Nameを clk_100 にセットし、Desired Frequencyを 100MHz にセットします。
- outclk1 では、Clock Nameを clk_20 にセットし、Desired Frequencyを 20MHz にセットします。
- outclk2 では、Clock Nameを clk_10 にセットし、Desired Frequencyを 10MHz にセットします。
- Finishをクリックし、Qsysに戻ります。
- System Contentsタブで、システムコンテンツのテーブルにiopll_0のインスタンスが表示されます。
- クロックソース clk_0 の clk ポートを iopll_0 の refclk ポートに接続します。
- クロックソース clk_0 の clk_reset ポートを iopll_0 の reset ポートに接続します。
- iopll_0 の outclk2 をExportカラムでダブルクリックし、このQsysシステムの外部の他のコンポーネントへのクロックソースとして、outclk2 をエクスポートします。エクスポートされる信号名を clk_10 に変更します。
- iopll_0 の outclk0をExportカラムでダブルクリックし、このQsysシステムの外部の他のコンポーネントへのクロックソースとして、outclk0 をエクスポートします。エクスポートされる信号名を clk_100 に変更します。