Arria 10 SoCセキュア・ブート・ユーザーガイド

ダウンロード PDF
ID 683060
日付 3/29/2016
Public
ドキュメント目次
ドキュメント目次 x
1. Arria 10 SoCセキュア・ブート・ユーザーガイド
1. Arria 10 SoCセキュア・ブート・ユーザーガイド x
1.1. 前提条件 1.2. 参照資料 1.3. セキュア・ブート・ステージ 1.4. セキュア・ブート・フローの概要 1.5. ソフトウェア・イメージの認証 1.6. ソフトウェア・イメージの暗号化 1.7. ソフトウェア・イメージの認証と暗号化 1.8. セキュア・ブートに向けたSoC EDSツール 1.9. セキュア・ブートの例 1.10. 付録：SoC EDSセキュア・ブート・イメージ・ツール：alt-secure-boot 1.11. 改訂履歴
1.3. セキュア・ブート・ステージ x
1.3.1. 信頼のルート 1.3.2. 第1ステージ・ブートローダ（ROM） 1.3.3. 第2ステージ・ブートローダ 1.3.4. オペレーティング・システム
1.4. セキュア・ブート・フローの概要 x
1.4.1. セキュア・ブート・システムの作成
1.5. ソフトウェア・イメージの認証 x
1.5.1. セキュア署名鍵の生成 1.5.2. セキュア署名鍵のプログラミング 1.5.3. ブート・イメージの認証 1.5.4. OpenSSLを使用した署名鍵のペアの生成
1.5.2. セキュア署名鍵のプログラミング x
1.5.2.1. ブート・イメージ署名のフロー
1.6. ソフトウェア・イメージの暗号化 x
1.6.1. AESの暗号化と復号 1.6.2. ブート・イメージとコンフィギュレーション・ファイルの暗号化 1.6.3. ブート・イメージ暗号化フロー 1.6.4. AES暗号化鍵のプログラミング
1.8. セキュア・ブートに向けたSoC EDSツール x
1.8.1. ブートローダ・ジェネレータ 1.8.2. セキュア・ブート・イメージ・ツール 1.8.3. ブート・イメージ・フォーマット・ツール
1.8.1. ブートローダ・ジェネレータ x
1.8.1.1. ブートローダ・ジェネレータ内のセキュリティ設定
1.9. セキュア・ブートの例 x
1.9.1. 署名付きの第2ステージ・ブートローダ・イメージの作成 1.9.2. 暗号化された第2ステージ・ブートローダ・イメージの作成
1. Arria 10 SoCセキュア・ブート・ユーザーガイド

1.3.3. 第2ステージ・ブートローダ

第2ステージ・ブートローダは、オペレーション・システムの開始を可能とする重要なタスクを実行します。

ブートローダは以下に挙げる必須のタスクとオプションのタスクを実行可能です。

  • FPGAコンフィギュレーションの前にメモリ・コントローラをイネーブルするためにI/Oをコンフィギュレーションする
  • デバイスのFPGA部分をコンフィギュレーションする
  • フラッシュ・メモリ内のファイル・システムにアクセスする
  • ペリフェラルを初期化する

セキュア・ブートの実装においては、第2ステージ・ブートローダ・ソフトウェアはHPSオンチップRAMから実行します。

レベル 2 の表題