電力を考慮した Stratix 10 デバイスの設計

ID 683058
日付 6/14/2016
Public

1. 電力を考慮した Stratix 10 デバイスの設計

更新対象:
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ずこの翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。
Stratix® 10デバイスは、SmartVID や使用されていないブロックのパワー・ゲーティング、低消費電力トランシーバー、低電圧デバイス、および低スタティック電力のデバイスなどの電力削減において高度な機能を提供します。

さらに、 Stratix® 10デバイスは、業界をリードするインテルの 14 nm プロセスの Tri-Gate ( トライゲート ) で開発された唯一の高性能 FPGA およびプログラマブルな SoC であり、前世代と比較して最大 70% の消費電力の低減を実現します。

このアプリケーション・ノートは、 Stratix® 10 FPGA でデザインをする際に実装できる電力最適化ストラテジーに重点を置いて説明しています。また、さまざまな設計シナリオで使用されるリソースでの消費電力の統計も紹介しています。