インテル® Agilex™ 可変精度DSPブロック・ユーザーガイド

ID 683037
日付 2/05/2021
Public
ドキュメント目次

2.1.8. 固定小数点演算用のシストリック・レジスター

可変精度DSPブロックにはそれぞれ、2つのシストリック・レジスターがあります。各シストリック・レジスターは、最大44ビットのチェーンインおよびチェーンアウト加算器をサポートします。可変精度DSPブロックが固定小数点演算シストリックFIRモードでコンフィグレーションされない場合、両方のシストリック・レジスターがバイパスされます。

シストリック・レジスターの最初のセットは、上位乗算器の18ビット入力と19ビット入力をそれぞれ登録するために使用される、18ビットおよび19ビットのレジスターで構成されています。

シストリック・レジスターの2番目のセットは、以前の可変精度DSPブロックからのチェーンイン入力を遅延させるために使用されます。

以下は、デザインにシストリック・レジスターを実装する際のガイドラインです。
  • シストリック・レジスターを使用する場合は、出力レジスターをイネーブルする必要があります。
  • シストリック・レジスターを使用する場合、1番目と2番目のパイプライン・レジスターはオプションです。2番目のパイプラインがイネーブルになっている場合は、入力シストリック・レジスターと同じクロックイネーブルを使用します。
  • チェーンイン・シストリック・レジスターは、常に出力レジスターと同じクロックイネーブルを備えています。