インテルのみ表示可能 — GUID: phn1548141171903
Ixiasoft
1. インテル® Agilex™ 可変精度DSPブロックの概要
2. インテルAgilex可変精度DSPブロックのアーキテクチャー
3. インテルAgilex可変精度DSPブロックの動作モード
4. インテルAgilex可変精度DSPブロックのデザインの考慮事項
5. Native Fixed Point DSP Intel Agilex FPGA IPコア・リファレンス
6. Multiply Adder Intel® FPGA IPコア・リファレンス
7. ALTMULT_COMPLEX Intel® FPGA IPコア・リファレンス
8. LPM_MULT Intel® FPGA IPコア・リファレンス
9. LPM_DIVIDE (Divider) Intel FPGA IPコア
10. Native Floating Point DSP Intel Agilex FPGA IPリファレンス
11. インテル® Agilex™ 可変精度DSPブロック・ユーザーガイド・アーカイブ
12. インテルAgilex可変精度DSPブロック・ユーザーガイドの改訂履歴
インテルのみ表示可能 — GUID: phn1548141171903
Ixiasoft
3.1.5. シストリックFIRモード
FIRフィルターの基本構造は、加算による一連の乗算で構成されています。
図 23. 基本的なFIRフィルターの式
タップの数や入力サイズにより、多数の加算器のチェーンを介する遅延が非常に大きくなる場合があります。遅延パフォーマンスの問題を解決するには、タップごとに配置された追加の遅延要素をシストリック形式と使用することにより、レイテンシーの増大を犠牲にしてパフォーマンスを向上させます。
図 24. シストリックFIRフィルターの等価回路
インテルAgilexの可変精度DSPブロックは、次のシストリックFIR構造をサポートします。
- 18ビット
- 27ビット
シストリックFIRモードでは、乗算器の入力はソースの4つの異なるセットから供給できます。
- 2つのダイナミック入力
- 1つのダイナミック入力と1つの係数入力
- 1つの係数入力と1つの前置加算器出力
- 1つのダイナミック入力と1つの前置加算器出力