インテル® Agilex™ 可変精度DSPブロック・ユーザーガイド

ID 683037
日付 2/05/2021
Public
ドキュメント目次

5.5.6. パイプライン

表 51.  Pipeliningタブ
パラメーター IP生成パラメーター デフォルト値 説明
Input Pipeline Register
Enable input pipeline register to the input data signal (x/y/z/coefsel) input_pipeline_clken

no_reg

ena0

ena1

ena2

ena0

xyz、および coefsel ポートの最初のパイプライン・レジスターのクロックイネーブル信号を指定します。

no_regを選択して、レジスターをディスエーブルします。

Enable 2nd input pipeline register to the input data signal (x/y/z/coefsel) second_pipeline_clken

no_reg

ena0

ena1

ena2

ena0

xyz、および coefsel ポートの2番目のパイプライン・レジスターのクロックイネーブル信号を指定します。

no_regを選択して、レジスターをディスエーブルします。

Accumulator Pipeline Register
Enable 'accumulate' input pipeline register accum_pipeline_clken

no_reg

ena0

ena1

ena2

no_reg

accumulate ポートの最初のパイプライン・レジスターのクロックイネーブル信号を指定します。

no_regを選択して、レジスターをディスエーブルします。

Enable 'accumulate' 2nd input pipeline register accum_2nd_pipeline_clken

no_reg

ena0

ena1

ena2

no_reg

accumulate ポートの最初のパイプライン・レジスターのクロックイネーブル信号を指定します。

no_regを選択して、レジスターをディスエーブルします。

Loadconst Pipeline Registers
Enable 'loadconst' input pipeline register load_const_pipeline_clken

no_reg

ena0

ena1

ena2

no_reg

loadconst ポートの最初のパイプライン・レジスターのクロックイネーブル信号を指定します。

no_regを選択して、レジスターをディスエーブルします。

Enable 'loadconst' 2nd input pipeline register load_const_2nd_pipeline_clken

no_reg

ena0

ena1

ena2

no_reg

loadconst ポートの2番目のパイプライン・レジスターのクロックイネーブル信号を指定します。

no_regを選択して、レジスターをディスエーブルします。

Systolic Configuration
Enable input systolic register input_systolic_clken

no_reg

ena0

ena1

ena2

no_reg

入力シストリック・レジスターのクロックイネーブル信号を指定します。

no_regを選択して、レジスターをディスエーブルします。