インテル® Agilex™ 可変精度DSPブロック・ユーザーガイド

ID 683037
日付 2/05/2021
Public
ドキュメント目次

12. インテルAgilex可変精度DSPブロック・ユーザーガイドの改訂履歴

ドキュメント・バージョン インテル® Quartus® Primeバージョン 変更内容
2021.02.05 20.3 機能のトピックで、bfloat16がのBrain Floating Pointであることを明確にしました。
2020.09.28 20.3
  • 動作モードごとにサポートされているレジスター・コンフィグレーションの表で、18 × 19シストリック・モードでサポートされているレジスターを更新しました。
  • 固定小数点演算用のシストリック・レジスターのトピックで、固定小数点演算でシストリック・レジスターを使用する場合のガイドラインを更新しました。
2020.04.26 20.1
  • LPM_MULT IPコアのWhich multiplier implementation should be used?パラメーター値を更新しました。
2020.04.13 20.1
  • 動作モードごとにサポートされているレジスター・コンフィグレーションの表の脚注 (5) から、チェーンイン出力機能を削除しました。
2019.09.30 19.3
  • 固定小数点演算用の入力レジスターおよび出力レジスターはパワーアップ後にリセットされず、ユーザーは動作を開始する前に、手動でレジスターをクリアする必要があることを明確にしました。
  • 次の動作モードの等式を更新しました。
    • 累積でのFP32乗算
    • 累積での2つのFP16乗算の合計
  • 固定小数点演算の入力レジスター、パイプライン・レジスター、および出力レジスターのコンフィグレーションのトピックの、動作モードごとにサポートされているレジスター・コンフィグレーションの表を更新しました。
  • Native Fixed Point DSP Intel Agilex FPGA IPバージョン19.1.1についての情報を追加しました。
  • Native Floating Point DSP Intel Agilex FPGA IPバージョン19.1.0についての情報を追加しました。
  • ALTMULT_COMPLEX Intel® FPGA IPバージョン19.1.0についての情報を追加しました。
  • LPM_DIVIDE Intel® FPGA IPバージョン19.1.1についての情報を追加しました。
  • LPM_MULT Intel® FPGA IPバージョン19.1.0についての情報を追加しました。
  • Multiply Adder Intel® FPGA IPバージョン19.1.0についての情報を追加しました。
2019.04.02 19.1 初版