インテル® Agilex™ 可変精度DSPブロック・ユーザーガイド

ID 683037
日付 2/05/2021
Public
ドキュメント目次

3.1.5.2. 18ビットのシストリックFIRモード

18ビットのシストリックFIRモードでは、加算器はデュアル44ビット加算器としてコンフィグレーションされます。そのため、18 x 19動作モードを使用する際に7ビットのオーバーヘッドが発生し、結果は37ビットとなります。これにより、合計16個の18 x 19乗算器または8個のインテルAgilex可変精度DSPブロックを、シストリックFIR構造としてカスケード接続することが可能になります。

図 26. インテルAgilexデバイスでの18ビット・シストリックFIRモード