インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

ID 683028
日付 12/23/2020
Public
ドキュメント目次

インテル® Stratix® 10 Pタイル・トランシーバー・ピン

注: インテルでは、 インテル® Quartus® Primeデザインを作成し、デバイスのI/Oアサインメントを入力し、デザインをコンパイルすることをお勧めしています。 インテル® Quartus® Prime開発ソフトウェアでは、I/Oアサインメントと配置のルールに従ってピン接続をチェックします。そのルールはデバイスごとに異なり、デバイスの集積度、パッケージ、I/Oアサインメント、電圧アサインメントのほか、本文書またはデバイス・ハンドブックに完全には記載されていない要因に基づきます。
表 21.   インテル® Stratix® 10 Pタイル・トランシーバー・ピン
ピン名 ピンの機能 ピンの説明 接続ガイドライン
IO_AUX_RREF[10, 11, 12, 20, 21, 22]_P 入力 Pタイル・トランシーバーのリファレンス抵抗です。

IO_AUX_RREF ピンをGNDへの2.8KΩ抵抗 (±1%) に接続します。

PCBレイアウトでは、このピンから抵抗までのトレースは、アグレッサー信号を回避するように配線する必要があります。

このタイルを使用しない場合は、このピンとGNDの間に2.8KΩ抵抗を接続してください。

U[10, 11, 12, 20, 21, 22]_P_IO_RESREF_0 入力 PMA回路用のトランシーバー・リファレンス抵抗接続です。キャリブレーション用の終端を提供します。

UltraPath Interconnect (UPI)/ PCIe* が85Ωインピーダンスの場合は、各ピンをGNDへの169Ω (±1%、100 ppm/C) 高精度抵抗に接続します。

この抵抗は、IO_RESREF ピンのすぐ近くに配置します。ノイズの多い信号は、このリファレンス抵抗またはそのトレースの隣には配線しないでください。リファレンス抵抗のすぐ近くに配置されたビアを介して抵抗をGNDプレーンに接続します。

外部リファレンス抵抗の寄生容量負荷は6.5pF未満である必要があります。

I_PIN_PERST_N[10, 11, 12, 20, 21, 22]_P 入力 PCI Express* ( PCIe* ) Platformリセットピンです。

PCI Express* ( PCIe* ) アダプターカードの実装では、 PCIe* エッジコネクターからの PCIe* nPERST 信号は、各Pタイル・トランシーバー・バンク I_PIN_PERST_N 入力に接続します。

レベル変換器を使用して、 PCIe* コネクターからの3.3Vオープンドレイン nPERST 信号を、ボード上で使用する各Pタイル・トランシーバーの1.8V I_PIN_PERST_N 入力にファンアウトして変更します。

1.8Vプルアップ抵抗を I_PIN_PERST_N 入力に提供します。これは、 PCIe* コネクターからの nPERST 信号はオープンドレイン信号であるためです。アダプターカードの3.3V PCIe* nPERST 信号を引き上げてください。

UltraPath Interconnect (UPI) モードについては、 インテル® にお問い合わせください。

タイルは、未使用の場合はGNDに接続します。

GXP[L, R][10, 11, 12][A, B, C]_TX_CH[0:19][p,n] 出力

差動ベースのトランスミッター・ピンです。デバイスの右側 (R) および左側 (L) のPタイル・トランシーバーに固有です。

これらのピンは、最大16GbpsのNRZエンコーディングをサポートします。

PCIe* およびUltraPath Interconnect (UPI) モードの接続ガイドラインは次のとおりです。

  • PCIe* モード: TXピンはAC結合させてください。コンデンサー値の範囲は、 PCIe* Gen 4仕様では、176nFから256nFです。
  • UPIモード: TXピンはDC結合させてください。

これらのピンは、使用しない場合はフローティングにできます。

GXP[L, R][10, 11, 12][A, B, C]_RX_CH[0:19][p,n] 入力

差動ベースのレシーバーピンです。デバイスの右側 (R) および左側 (L) のPタイル・トランシーバーに固有です。

これらのピンでは、最大16GbpsのNRZエンコーディングをサポートします。

これらのピンは、使用しない場合はフローティングにできます。
REFCLK_GXP[L, R][10, 11, 12][A, B, C]_CH[0, 2][p,n] 入力 標準 PCIe* HCSLリファレンス・クロック入力ピンです。デバイスの右側 (R) および左側 (L) のPタイル・トランシーバーに固有です。

HCSL I/O規格の場合、DC結合のみをサポートします。 PCIe* コンフィグレーションでDC結合が REFCLK で許可されるのは、選択した REFCLK I/O規格がHCSL I/O規格の場合です。

未使用のピンはすべてGNDに個別に接続します。

100MHzリファレンス・クロックは、x16モードおよび4x4モードの場合、両方のリファレンス・クロック入力に接続してください。これらのリファレンス・クロックは、同じクロックソースから供給する必要があります。ファンアウト・バッファーが使用できますが、±300ppmの要件を満たす必要があります。2x8モードの場合、両方のリファレンス・クロック入力を同じクロックソース、または独立した2つのクロックソースに接続します。

Pタイルが完全に未使用で、電源が供給されている場合は、両方の REFCLK 入力をGNDに接続します。

S_STRAP[10,11,12,20,21,22]_P 入力 内部ストラップピンです。

PCIe* 専用システムの場合はGNDに接続します。

UltraPath Interconnect (UPI) アプリケーションの場合は、ストラップピンを次のように接続します。

  • 2ソケット (2S) インテル® Xeon® システムの場合はGNDに接続します。
  • 4ソケット (4S) インテル® Xeon® システムの場合は、10kΩ抵抗を介して VCCCLK_GXP (1.8V) まで引き上げます。

UltraPath Interconnect (UPI) モードについては、 インテル® にお問い合わせください。

NODE_ID[0,1][10,11,12,20,21,22]_P 入力 内部ノードIDピンです。

PCIe* 専用システムの場合は、両方のIDピンをGNDに接続します。

UltraPath Interconnect (UPI) アプリケーションの場合、これらのIDピンをUPIインターフェイスの対応するCPU IDに接続します。

  • NODE_ID0 はCPU0に接続します。
  • NODE_ID1 はCPU1に接続します。

タイルは、未使用の場合はGNDに接続します。

UltraPath Interconnect (UPI) モードについては、 インテル® にお問い合わせください。