インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

ダウンロード PDF
ID 683028
日付 12/23/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン x
インテル® Stratix® 10 コアピン インテル® Stratix® 10高帯域幅メモリー (HBM) ピン HタイルおよびLタイルピン インテル® Stratix® 10 Eタイルピン インテル® Stratix® 10 Pタイルピン インテル® Stratix® 10ハード・プロセッサー・システム (HPS) ピン インテル® Stratix® 10デバイスの電源共有ガイドライン インテル® Stratix® 10デバイスファミリー・ピン接続ガイドラインの改訂履歴
インテル® Stratix® 10 コアピン x
クロックおよびPLLピン 専用コンフィグレーション/JTAGピン オプション/兼用コンフィグレーション・ピン 3V互換I/Oピン 3.3V I/Oピン 差動I/Oピン 外部メモリー・インターフェイス・ピン 電圧センサーピン 温度センサーピン リファレンス・ピン 接続しないピンおよび使用禁止 (DNU) ピン 電源供給ピン セキュア・デバイス・マネージャー (SDM) ピン セキュア・デバイス・マネージャー (SDM) のオプションの信号ピン インテル® Stratix® 10コアピンの注意事項
インテル® Stratix® 10高帯域幅メモリー (HBM) ピン x
UIBおよびeSRAMピン インテル® Stratix® 10 HBM電源供給ピン インテル® Stratix® 10 HBMピンの注意事項
HタイルおよびLタイルピン x
HタイルおよびLタイルピン
インテル® Stratix® 10 Eタイルピン x
インテル® Stratix® 10 Eタイルピン インテル® Stratix® 10 Eタイルピンの注意事項
インテル® Stratix® 10 Pタイルピン x
インテル® Stratix® 10 Pタイル電源供給ピン インテル® Stratix® 10 Pタイル・トランシーバー・ピン
インテル® Stratix® 10ハード・プロセッサー・システム (HPS) ピン x
HPS供給ピン HPSオシレーター・クロック入力ピン HPS JTAGピン HPS GPIOピン HPS SDMMCピン HPS NANDピン HPS USBピン HPS EMACピン HPS I2C_EMACおよびMDIOピン HPS I2Cピン HPS SPIピン HPS UARTピン HPS Traceピン インテル® Stratix® 10 HPSピンの注意事項
インテル® Stratix® 10デバイスの電源共有ガイドライン x
例1: インテル® Stratix® 10 GX 例2: インテル® Stratix® 10 GX 例3: インテル® Stratix® 10 GX (HF35パッケージのみ) 例4: インテル® Stratix® 10 GX (HF35パッケージのみ) 例5: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) 例6: インテル® Stratix® 10 SX (–2Lおよび –3X部品) 例7: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) 例8: インテル® Stratix® 10 SX (–2Lおよび –3X部品) 例9: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ) 例10: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ) 例11: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ) 例12: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ) 例13: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品) 例14: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品) 例15: インテル® Stratix® 10 MX (Eタイル) 例16: インテル® Stratix® 10 TX (–1V、–2V、および –3V部品) 例17: インテル® Stratix® 10 TX (–2Lおよび –3X部品) 例18: インテル® Stratix® 10 DX (–1V、–2V、および –3V部品) 例19: インテル® Stratix® 10 GX 10M 例20: インテル® Stratix® 10 GX 10M
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

インテル® Stratix® 10コアピンの注意事項

注: インテルでは、 インテル® Quartus® Primeデザインを作成し、デバイスのI/Oアサインメントを入力し、デザインをコンパイルすることをお勧めしています。 インテル® Quartus® Prime開発ソフトウェアでは、I/Oアサインメントと配置のルールに従ってピン接続をチェックします。そのルールはデバイスごとに異なり、デバイスの集積度、パッケージ、I/Oアサインメント、電圧アサインメントのほか、本文書またはデバイス・ハンドブックに完全には記載されていない要因に基づきます。

インテルで提供しているこれらのガイドラインは推奨事項です。設計者の責任において、デバイス機能検証のシミュレーション結果をデザインに適用してください。

  1. これらのピン接続ガイドラインは、 インテル® Stratix® 10 GXデバイスバリアントに基づいて作成されています。
  2. 電源の容量値の選択は、デカップリングされている特定の回路の動作周波数に対して供給する必要がある電力量を検討した後に行います。電源プレーンのターゲット・インピーダンスをデバイス/電源の電流と電圧降下の要件に基づいて計算します。次に、適切な数のコンデンサーを使用して、電源プレーンをデカップリングします。オンボード・コンデンサーは、パッケージ実装時の「等価直列インダクタンス」のため、100MHzを超えてデカップリングすることはありません。高周波のデカップリングに対しては、低インダクタンスのプレーン間容量などの適切なボードデザイン手法を検討してください。PDNツールを参照してください。
  3. インテル® Stratix® 10 Early Power Estimator (EPE) を使用して、VCCおよびその他の電源の暫定電流要件を決定してください。 インテル® Quartus® Primeパワー・アナライザーを使用して、この電源およびその他の電源に対する最も正確な電流要件を満たしてください。
  4. これらの電源では、複数の インテル® Stratix® 10デバイス間で電源プレーンを共有できます。
  5. 電源ピンではBGAからのブレークアウト・ビアを共有しないでください。BGA上の各ボールには、専用のブレークアウト・ビアが必要です。VCCではブレークアウト・ビアを共有しないでください。
  6. 例1と例2に インテル® Stratix® 10 GXデバイスの電源共有ガイドラインを示します。
  7. Low Noise Switching Regulatorは、薄型表面実装パッケージ内にカプセル化されたスイッチング・レギュレーター回路として定義され、スイッチ・コントローラー、パワーFET、インダクターおよびその他のサポート部品を含みます。スイッチング周波数は通常、800kHzから1MHzで、高速過渡応答を有しています。このスイッチング周波数の範囲はインテルの要件ではありません。
  8. インテル® Stratix® 10デバイスのモジュラーI/Oバンクの数は、そのデバイスの集積度によって異なります。特定のデバイスで使用可能なインデックスについては、 インテル® Stratix® 10汎用I/Oユーザーガイド のI/Oバンクのセクションを参照してください。
  9. PCI Expressプロトコルでは、ACカップリング・コンデンサーをインターフェイスのトランスミッター側に配置する必要があります。それによりアダプターの脱着が可能になります。
  10. これらのピンに対するデカップリングは、特定のボードのデザインのデカップリング要件によって異なります。
  11. 専用のPR_REQUEST、PR_ERROR、およびPR_DONEピンはありません。必要な場合、これらの機能にはユーザーI/Oピンを使用します。
  12. デバイスの向きはダイビュー (チップ下部のビュー) です。
レベル 2 の表題