例1: インテル® Stratix® 10 GX
例2: インテル® Stratix® 10 GX
例3: インテル® Stratix® 10 GX (HF35パッケージのみ)
例4: インテル® Stratix® 10 GX (HF35パッケージのみ)
例5: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品)
例6: インテル® Stratix® 10 SX (–2Lおよび –3X部品)
例7: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品)
例8: インテル® Stratix® 10 SX (–2Lおよび –3X部品)
例9: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ)
例10: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ)
例11: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ)
例12: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ)
例13: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品)
例14: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品)
例15: インテル® Stratix® 10 MX (Eタイル)
例16: インテル® Stratix® 10 TX (–1V、–2V、および –3V部品)
例17: インテル® Stratix® 10 TX (–2Lおよび –3X部品)
例18: インテル® Stratix® 10 DX (–1V、–2V、および –3V部品)
例19: インテル® Stratix® 10 GX 10M
例20: インテル® Stratix® 10 GX 10M
HPS JTAGピン
注: インテルでは、 インテル® Quartus® Primeデザインを作成し、デバイスのI/Oアサインメントを入力し、デザインをコンパイルすることをお勧めしています。 インテル® Quartus® Prime開発ソフトウェアでは、I/Oアサインメントと配置のルールに従ってピン接続をチェックします。そのルールはデバイスごとに異なり、デバイスの集積度、パッケージ、I/Oアサインメント、電圧アサインメントのほか、本文書またはデバイス・ハンドブックに完全には記載されていない要因に基づきます。
| HPSピンの機能 | ピンの説明と接続ガイドライン | ピンの種類 | 有効なアサインメント |
|---|---|---|---|
| JTAG_TCK | HPS JTAGテストクロック入力ピンです。 このピンを1kΩから10kΩのプルダウン抵抗を介して GND に接続します。VCCIO_HPS電源より高い電圧を駆動しないでください。 FPGA専用JTAGピンをオプションとして使用して、HPS JTAGにアクセスできます。FPGA JTAGピンを介してHPS JTAGインターフェイスにアクセスするオプションは、 インテル® Quartus® Primeプロ・エディションで使用可能です。詳細については、AN 802: インテル® Stratix® 10 SoCデバイスのデザイン・ガイドライン を参照してください。 |
入力 | HPS_IOB_9 |
| JTAG_TMS | HPS JTAGテスト選択入力ピンです。 このピンを1kΩから10kΩのプルアップ抵抗を介して、VCCIO_HPS電源に接続します。VCCIO_HPS電源より高い電圧を駆動しないでください。 FPGA専用JTAGピンをオプションとして使用して、HPS JTAGにアクセスできます。 |
入力 | HPS_IOB_10 |
| JTAG_TDO | HPS JTAGテストデータ出力ピンです。 FPGA専用JTAGピンをオプションとして使用して、HPS JTAGにアクセスできます。 |
出力 | HPS_IOB_11 |
| JTAG_TDI | HPS JTAGテストデータ入力ピンです。 このピンを1kΩから10kΩのプルアップ抵抗を介して、VCCIO_HPS電源に接続します。VCCIO_HPS電源より高い電圧を駆動しないでください。 FPGA専用JTAGピンをオプションとして使用して、HPS JTAGにアクセスできます。 |
入力 | HPS_IOB_12 |