インテルのみ表示可能 — GUID: bfo1484644499103
Ixiasoft
例1: インテル® Stratix® 10 GX
例2: インテル® Stratix® 10 GX
例3: インテル® Stratix® 10 GX (HF35パッケージのみ)
例4: インテル® Stratix® 10 GX (HF35パッケージのみ)
例5: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品)
例6: インテル® Stratix® 10 SX (–2Lおよび –3X部品)
例7: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品)
例8: インテル® Stratix® 10 SX (–2Lおよび –3X部品)
例9: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ)
例10: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ)
例11: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ)
例12: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ)
例13: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品)
例14: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品)
例15: インテル® Stratix® 10 MX (Eタイル)
例16: インテル® Stratix® 10 TX (–1V、–2V、および –3V部品)
例17: インテル® Stratix® 10 TX (–2Lおよび –3X部品)
例18: インテル® Stratix® 10 DX (–1V、–2V、および –3V部品)
例19: インテル® Stratix® 10 GX 10M
例20: インテル® Stratix® 10 GX 10M
インテルのみ表示可能 — GUID: bfo1484644499103
Ixiasoft
外部メモリー・インターフェイス・ピン
注: インテルでは、 インテル® Quartus® Primeデザインを作成し、デバイスのI/Oアサインメントを入力し、デザインをコンパイルすることをお勧めしています。 インテル® Quartus® Prime開発ソフトウェアでは、I/Oアサインメントと配置のルールに従ってピン接続をチェックします。そのルールはデバイスごとに異なり、デバイスの集積度、パッケージ、I/Oアサインメント、電圧アサインメントのほか、本文書またはデバイス・ハンドブックに完全には記載されていない要因に基づきます。
ピン名 ( インテル® Stratix® 10デバイス) | ピン名 ( インテル® Stratix® 10 GX 10Mデバイス) | ピンの機能 | ピンの説明 | 接続ガイドライン |
---|---|---|---|---|
DQS[0:47] DQS[48:95] |
DQS[0:47] DQS[48:95] |
I/O、双方向 | 外部メモリー・インターフェイスで使用するオプションのデータストローブ信号です。これらのピンでは、専用DQS位相シフト回路を駆動します。 | 未使用ピンの接続は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに行います。 |
DQSn[0:47] DQSn[48:95] |
DQSn[0:47] DQSn[48:95] |
I/O、双方向 | 外部メモリー・インターフェイスで使用するオプションの補完データストローブ信号です。これらのピンでは、専用DQS位相シフト回路を駆動します。 | 未使用ピンの接続は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに行います。 |
DQ[0:47] DQ[48:95] |
DQ[0:47] DQ[48:95] |
I/O、双方向 | 外部メモリー・インターフェイスで使用するオプションのデータ信号です。指定DQバス内のDQビットの順序は重要ではありません。ただし、異なるDQバス幅を持つ別のメモリー・インターフェイスへの移行を計画している場合は、ピン・アサインメントの再評価が必要です。DQピンの解析をデバイスのピンアウトファイル内のすべての関連DQSカラムで行います。 | 未使用ピンの接続は、 インテル® Quartus® Prime開発ソフトウェアで定義されているとおりに行います。 |