インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

ID 683028
日付 12/23/2020
Public
ドキュメント目次

例20: インテル® Stratix® 10 GX 10M

表 54.   インテル® Stratix® 10 GX 10Mの電源共有ガイドライン (トランシーバーのデータレート <= 17Gbps)電力レギュレーターを6台使用する例
電源ピン名 レギュレーター・グループ 電圧レベル (V) 電源許容範囲 電源 レギュレーターの共有 説明
VCC 1 0.88 ± 30mV スイッチャー (*) 共有 VCCとVCCPは、同じ電圧プレーンを共有している同じレギュレーターから供給してください。
VCCP
VCCERAM 2 0.9 ± 30mV スイッチャー (*) 分離

VCCERAMは、専用の0.9V電源に接続します。VCCPLLDIG_SDM電源は、適切なアイソレーション・フィルタリングを使用して、VCCERAM電源プレーンに接続することができます。

フィルター処理した電源トポロジーを実装する場合は、フィルター全体のIRドロップについて考慮してください。

VCCPLLDIG_SDM_F[1,2] フィルター
VCCR_GXBL1 3 1.12 ± 20mV スイッチャー (*) 分離

VCCR_GXBは、専用の1.12V電源に接続します。

VCCR_GXBとVCCT_GXBの電圧供給は、LタイルデバイスかHタイルデバイスかによって異なります。また、各タイルのチャネルのコンフィグレーション (非結合チャネルか結合チャネルか) によっても異なります。特定の使用例での電圧要件についての詳細は、 インテル® Stratix® 10デバイス・データシート を参照してください。

VCCT_GXBL1 4 1.12 ± 20mV スイッチャー (*) 分離

VCCR_GXBは、専用の1.12V電源に接続します。

VCCR_GXBとVCCT_GXBの電圧供給は、LタイルデバイスかHタイルデバイスかによって異なります。また、各タイルのチャネルのコンフィグレーション (非結合チャネルか結合チャネルか) によっても異なります。特定の使用例での電圧要件についての詳細は、 インテル® Stratix® 10デバイス・データシート を参照してください。

VCCPT 5 1.8 ± 5% (**) スイッチャー (*) 1.8Vの場合は共有

VCCPTとVCCIO_SDMは、同じレギュレーターから供給できます。これらの電源レールの電圧レベルが同じ場合は、VCCIO、VCCIO3V、およびVCCBATを同じ電源プレーンに接続できます。また、VCCH_GXB、VCCA_PLL、VCCPLL_SDM、およびVCCADCは、適切なアイソレーション・フィルターを使用して、同じ電源プレーンに接続することができます。レギュレーターの能力に応じて、この電源を複数の インテル® Stratix® 10デバイスで共有することも選択できます。

フィルター処理した電源トポロジーを実装する場合は、フィルター全体のIRドロップについて考慮してください。

VCCIO_SDM_F[1,2] 1.8
VCCIO 変動
VCCIO3V 変動
VCCBAT_F[1,2] 変動
VCCH_GXB[L1,R1] 1.8 フィルター
VCCA_PLL_F[1,2] 1.8
VCCPLL_SDM_F[1,2] 1.8
VCCADC_F[1,2] 1.8
VCCFUSEWR_SDM_F[1,2] 6 2.4 ± 50mV スイッチャー (*) 分離 SDMヒューズに書き込む必要がある場合は、VCCFUSEWR_SDMを専用の2.4V電源に接続します。SDMヒューズに書き込む必要がない場合は、VCCFUSEWR_SDMを未接続のままにするか、VCCPT 1.8V電源に接続します。このピンをGNDに接続しないでください。

(*) スイッチャーを使用してこのような電圧を供給する場合は、そのスイッチャーは必ず、 インテル® Stratix® 10コアピンの注意事項 の注7で定義されている低ノイズスイッチャーにしてください。

(**) VCCIO電源でサポートされている許容値は、I/O規格によって異なります。詳細については、 インテル® Stratix® 10デバイス・データシート のI/O規格の仕様を参照してください。EPE (Early Power Estimator) および インテル® Quartus® Primeパワー・アナライザー・ツールを使用して、特定のデザインに必要な電力を決定するのに役立ててください。

各ボードデザインには、特定のボードデザイン要件を満たすために必要な電力レギュレーターを決定するために、独自の電力解析が不可欠です。 インテル® Stratix® 10 GXデバイスを使用した場合のブロック図の例を次の図で示します。

図 20.  インテル® Stratix® 10 GX 10Mの電源共有ガイドラインの例 (15Gbps < トランシーバーのデータレート ≤ 17Gbps)