インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

ダウンロード PDF
ID 683028
日付 12/23/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン x
インテル® Stratix® 10 コアピン インテル® Stratix® 10高帯域幅メモリー (HBM) ピン HタイルおよびLタイルピン インテル® Stratix® 10 Eタイルピン インテル® Stratix® 10 Pタイルピン インテル® Stratix® 10ハード・プロセッサー・システム (HPS) ピン インテル® Stratix® 10デバイスの電源共有ガイドライン インテル® Stratix® 10デバイスファミリー・ピン接続ガイドラインの改訂履歴
インテル® Stratix® 10 コアピン x
クロックおよびPLLピン 専用コンフィグレーション/JTAGピン オプション/兼用コンフィグレーション・ピン 3V互換I/Oピン 3.3V I/Oピン 差動I/Oピン 外部メモリー・インターフェイス・ピン 電圧センサーピン 温度センサーピン リファレンス・ピン 接続しないピンおよび使用禁止 (DNU) ピン 電源供給ピン セキュア・デバイス・マネージャー (SDM) ピン セキュア・デバイス・マネージャー (SDM) のオプションの信号ピン インテル® Stratix® 10コアピンの注意事項
インテル® Stratix® 10高帯域幅メモリー (HBM) ピン x
UIBおよびeSRAMピン インテル® Stratix® 10 HBM電源供給ピン インテル® Stratix® 10 HBMピンの注意事項
HタイルおよびLタイルピン x
HタイルおよびLタイルピン
インテル® Stratix® 10 Eタイルピン x
インテル® Stratix® 10 Eタイルピン インテル® Stratix® 10 Eタイルピンの注意事項
インテル® Stratix® 10 Pタイルピン x
インテル® Stratix® 10 Pタイル電源供給ピン インテル® Stratix® 10 Pタイル・トランシーバー・ピン
インテル® Stratix® 10ハード・プロセッサー・システム (HPS) ピン x
HPS供給ピン HPSオシレーター・クロック入力ピン HPS JTAGピン HPS GPIOピン HPS SDMMCピン HPS NANDピン HPS USBピン HPS EMACピン HPS I2C_EMACおよびMDIOピン HPS I2Cピン HPS SPIピン HPS UARTピン HPS Traceピン インテル® Stratix® 10 HPSピンの注意事項
インテル® Stratix® 10デバイスの電源共有ガイドライン x
例1: インテル® Stratix® 10 GX 例2: インテル® Stratix® 10 GX 例3: インテル® Stratix® 10 GX (HF35パッケージのみ) 例4: インテル® Stratix® 10 GX (HF35パッケージのみ) 例5: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) 例6: インテル® Stratix® 10 SX (–2Lおよび –3X部品) 例7: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) 例8: インテル® Stratix® 10 SX (–2Lおよび –3X部品) 例9: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ) 例10: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ) 例11: インテル® Stratix® 10 SX (–1V、–2V、および –3V部品) (HF35パッケージのみ) 例12: インテル® Stratix® 10 SX (–2Lおよび –3X部品) (HF35パッケージのみ) 例13: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品) 例14: インテル® Stratix® 10 MX (–1V、–2V、および –3V部品) 例15: インテル® Stratix® 10 MX (Eタイル) 例16: インテル® Stratix® 10 TX (–1V、–2V、および –3V部品) 例17: インテル® Stratix® 10 TX (–2Lおよび –3X部品) 例18: インテル® Stratix® 10 DX (–1V、–2V、および –3V部品) 例19: インテル® Stratix® 10 GX 10M 例20: インテル® Stratix® 10 GX 10M
インテル® Stratix® 10デバイスファミリー・ピン接続ガイドライン

例17: インテル® Stratix® 10 TX (–2Lおよび –3X部品)

表 51.   インテル® Stratix® 10 TXの電源共有ガイドライン (–2Lおよび –3X部品) (15Gbps < Hタイル・トランシーバーのデータレート <= 28.3Gbps) (10Gbps < Eタイル・トランシーバーのデータレート <= 57.8Gbps)電力レギュレーターを9台使用する例
電源ピン名 レギュレーター・グループ 電圧レベル (V) 電源許容範囲 電源 レギュレーターの共有 説明
VCC 1

0.85

 ± 30mV スイッチャー (*) 共有

VCCとVCCPは、同じ電圧プレーンを共有している同じレギュレーターから供給してください。

フィルター処理した電源トポロジーを実装する場合は、フィルター全体のIRドロップについて考慮してください。
VCCP
VCCERAM 2 0.9 ± 30mV スイッチャー (*) 共有

VCCERAMは、専用の0.9V電源に接続します。電源レールに同じ電圧レベルが必要な場合、VCCERAMと同じレギュレーターにVCCL_HPSを接続することも選択できます。VCCPLLDIG_SDMおよびVCCPLLDIG_HPS電源レールは、適切なアイソレーション・フィルターを使用して、VCCERAMの電源プレーンに接続することができます。

フィルター処理した電源トポロジーを実装する場合は、フィルター全体のIRドロップについて考慮してください。

インテル® Stratix® 10 TXデバイスでHPSを利用する予定がない場合でも、HPS電源に電力を供給する必要があります。 VCCL_HPS および VCCPLLDIG_HPS をフローティングのままにしたり、GNDに接続したりしないでください。

VCCL_HPS
VCCPLLDIG_SDM フィルター
VCCPLLDIG_HPS
VCCRT_GXE フィルター

VCCRT_GXEをLCフィルターを介してVCCERAMに接続します。LCフィルターデザインの詳細については、 インテル® Stratix® 10パワー・マネジメント・ユーザーガイド を参照してください。

VCCRTPLL_GXE フィルター

VCCRTPLL_GXEは、フェライトビーズを介してVCCRT_GXEと同じレギュレーターから供給できます。

フィルタリングは、この電圧レールがノイズマスク要件を満たす場合はオプションになります。ノイズマスク要件に関する詳細は、 インテル® Stratix® 10パワー・マネジメント・ユーザーガイドを参照してください。

VCCR_GXB[L,R] 3 1.12 ± 20mV スイッチャー (*) 分離

VCCR_GXBは、専用の1.12V電源に接続します。

VCCR_GXBとVCCT_GXBの電圧供給は、LタイルデバイスかHタイルデバイスかによって異なります。また、各タイルのチャネルのコンフィグレーション (非結合チャネルか結合チャネルか) によっても異なります。特定の使用例での電圧要件についての詳細は、 インテル® Stratix® 10デバイス・データシート を参照してください。

VCCT_GXB[L,R] 4 1.12 ± 20mV スイッチャー (*) 分離

VCCT_GXBは、専用の1.12V電源に接続します。

VCCR_GXBとVCCT_GXBの電圧供給は、LタイルデバイスかHタイルデバイスかによって異なります。また、各タイルのチャネルのコンフィグレーション (非結合チャネルか結合チャネルか) によっても異なります。特定の使用例での電圧要件についての詳細は、 インテル® Stratix® 10デバイス・データシート を参照してください。

VCCH_GXE 5 1.1 ± 5% (**) スイッチャー (*) 分離 VCCH_GXEは、専用の1.1V電源に接続します。
VCCCLK_GXE 6 2.5 ± 5% (**) スイッチャー (*) 分離 VCCCLK_GXEは、専用の2.5V電源に接続します。
VCCPT 7 1.8 ± 5% (**) スイッチャー (*) 1.8Vの場合は共有

VCCPTとVCCCBATは、同じレギュレーターから供給できます。VCCCH_GXB、VCCA_PLL、 VCCPLL_SDM、VCCPLL_HPS、およびVCCADCは、適切なアイソレーション・フィルタリングを使用して、同じ電源プレーンに接続することができます。 レギュレーターの能力に応じて、この電源を複数の インテル® Stratix® 10デバイスと共有することも選択できます。

インテル® Stratix® 10 TXデバイスでHPSを利用しない場合でも、HPS電源に電力を供給する必要があります。VCCIO_HPSおよびVCCPLL_HPSをフローティングのままにしたり、GNDに接続したりしないでください。

TXデバイスで は、

フィルタリングされた供給トポロジーを実装する場合、フィルター全体のIRドロップを考慮してください。
VCCBAT 変動
VCCH_GXB[L,R] 1.8 フィルター
VCCA_PLL 1.8
VCCPLL_SDM 1.8
VCCPLL_HPS 1.8
VCCADC 1.8
VCCIO_SDM 8 1.8 ± 5% (**) スイッチャー (*) 1.8Vの場合は共有 VCCIO_SDM、VCCIO、およびVCCIO_HPSは、同じ1.8V電圧レベルにある場合、同じレギュレーターから供給できます。
VCCIO_HPS
VCCIO 変動
VCCIO3V
VCCFUSEWR_SDM 9 2.4 ± 50mV スイッチャー (*) 分離 SDMヒューズに書き込む必要がある場合は、VCCFUSEWR_SDMを専用の2.4V電源に接続します。SDMヒューズに書き込む必要がない場合は、VCCFUSEWR_SDMを未接続のままにするか、VCCPT 1.8V電源に接続します。このピンをGNDに接続しないでください。

(*) スイッチャーを使用してこのような電圧を供給する場合は、そのスイッチャーは必ず、 インテル® Stratix® 10コアピンの注意事項 の注7で定義されている低ノイズスイッチャーにしてください。

(**) VCCIO電源でサポートされている許容値は、I/O規格によって異なります。詳細については、 インテル® Stratix® 10デバイス・データシート のI/O規格の仕様を参照してください。EPE (Early Power Estimator) および インテル® Quartus® Primeパワー・アナライザー・ツールを使用して、特定のデザインに必要な電力を決定するのに役立ててください。

各ボードデザインには、特定のボードデザイン要件を満たすために必要な電力レギュレーターを決定するために、独自の電力解析が不可欠です。 インテル® Stratix® 10 TXデバイスを使用した場合のブロック図の例を次の図で示します。

図 17.  インテル® Stratix® 10 TXの電源共有ガイドラインの例 (–2Lおよび –3X部品) (15Gbps < Hタイル・トランシーバーのデータレート <= 28.3Gbps) (10Gbps < Eタイル・トランシーバーのデータレート <= 57.8Gbps)
レベル 2 の表題