インテルのみ表示可能 — GUID: gin1537524967566
Ixiasoft
2. HFS AFUデザイン例の構築
HLS AFUデザインを構築およびテストするには、さまざまなコマンドが必要です。インストールをすばやく確認したい場合、 README.txtファイルの短縮された指示に従ってください。
このデザイン例は、HLSコンポーネントをインテルのアクセラレーション・スタックAFUに追加する方法を示しています。HLS AFUデザイン例は、 インテル® Arria® 10 GX FPGAを搭載したインテルProgrammable Acceleration Card（PAC）を対象としています。以下が含まれます。
- FPGAで実行されるAFU。プラットフォームに依存しないAFUをコンパイルして、FPGAで実行するプラットフォーム固有のアクセラレーター関数（AF）を作成できます。この関数は、コア・キャッシュ・インターフェイス（CCI-P）を介してホストコンピューター上のメモリー（ホストメモリー）と対話します。
- インテル Xeon CPUで実行されるホストソフトウェア。このソフトウェアは、ユーザーのアプリケーション・ロジックを提供し、AFと共有するメモリーを割り当て、FPGAにデータを送信し、AFの実行が終了したときに結果を収集します。
- HLS AFUデザイン例のソフトウェア要件
- i ++コマンドを使用したHLSコンポーネントのコンパイルとシミュレーション
他のHLSデザインサンプルと同様に、付属のメイクファイルを使用してこのサンプルデザインをコンパイルできます。このメイクファイルは、HLSデザイン例と同様の規則を使用します。 - HLSコンポーネント用のPlatform Designer Containerの生成
すべてのソースが正しくリンクされていることを確認してください。アクセラレーション・スタック環境が インテル® Quartus® Primeプロ・エディション v17.1.1であることを確認します。 - ASEテストベンチの生成
デザインをハードウェアで実行する場合、このタスクをスキップして Compiling and test the AF Bitstream に進みます。それ以外の場合、デザインをシミュレートする場合、続行します。 - ASEテストベンチの実行
- Afビットストリームのコンパイル
このタスクは実行されるため、AFUのシミュレーションよりもかなり時間がかかります。 インテル® Quartus® Prime FPGAビットストリームを生成します。 setup_gbs.shを参照して、手順1および2を自動化します。 - AFビットストリームの読み込みとホスト・アプリケーションの実行
Intel Quartus Prime v18.1を使用してHLSコンポーネントをコンパイルした場合、run.shが失敗する場合があります。 もう一度実行すると、動作するはずです。