インテル上位レベルのシンセシス・アクセラレーター機能ユニットのデザイン例のユーザーガイド

ID 683025
日付 11/30/2018
Public
ドキュメント目次

2. HFS AFUデザイン例の構築

HLS AFUデザインを構築およびテストするには、さまざまなコマンドが必要です。インストールをすばやく確認したい場合、 README.txtファイルの短縮された指示に従ってください。

このデザイン例は、HLSコンポーネントをインテルのアクセラレーション・スタックAFUに追加する方法を示しています。HLS AFUデザイン例は、 インテル® Arria® 10 GX FPGAを搭載したインテルProgrammable Acceleration Card(PAC)を対象としています。以下が含まれます。

  • FPGAで実行されるAFU。プラットフォームに依存しないAFUをコンパイルして、FPGAで実行するプラットフォーム固有のアクセラレーター関数(AF)を作成できます。この関数は、コア・キャッシュ・インターフェイス(CCI-P)を介してホストコンピューター上のメモリー(ホストメモリー)と対話します。
  • インテル Xeon CPUで実行されるホストソフトウェア。このソフトウェアは、ユーザーのアプリケーション・ロジックを提供し、AFと共有するメモリーを割り当て、FPGAにデータを送信し、AFの実行が終了したときに結果を収集します。