インテル上位レベルのシンセシス・アクセラレーター機能ユニットのデザイン例のユーザーガイド

ID 683025
日付 11/30/2018
Public
ドキュメント目次

1.1. HLS AFUデザイン例ユーザーガイドの頭字語

頭字語 定義 変更内容
AF Accelerator function

FPGAロジックに実装され、アプリケーションを高速化するコンパイル済みハードウェア・アクセラレーター・イメージ。このイメージは、特定のFPGAボードに固有です。

AFU Accelerator functional unit

FPGAロジックに実装されたハードウェア・アクセラレーター。アプリケーションの計算操作をプロセッサからオフロードして、パフォーマンスを向上させます。この未コンパイルのコードはプラットフォームに依存しません。

API Application programming interface APIは、ライブラリーなどで再使用可能なコードにアクセスするためにプログラマーによって定義された一連の規則です。
ASE

AFU simulation environment

シミュレーション環境で同じホスト・アプリケーションとAFを使用できる協調シミュレーション環境。 ASEは、FPGAのインテルのアクセラレーション・スタックの一部です。

BBB Basic building block インテルFPGA用の基本的なビルディング・ブロック(BBB)は、CCI-Pを変換するためのアプリケーション・ビルディング・ブロックとシムのスイートです。
CCI-P Core cache interface CCI-Pは、AFUがホストシステムおよびXeonプロセッサとの通信に使用する標準インターフェイスです。 
DFH Device feature header 機能ヘッダーのリンクリストを作成して、機能を追加する拡張可能な方法を提供します。 
FIM Bitstream FPGA interface manager bitstream

FIMビットストリームはFPGA内の不変の領域であり、AFの交換が可能です。 FIMビットストリームには、AFがホストおよびオンボード周辺機器と通信できるようにするインターフェイス・ロジックが含まれています。 

HLS High-level synthesis FPGAデザインで使用するためにC ++ソースコードをRTLに変換するコンパイラー
.mpf Memory properties factory MPFは、AFUがFIUとのトランザクションにCCI-Pトラフィック・シェーピング操作を提供するために使用できるBBBです。
OPAE Open programmable acceleration engine OPAEは、AFを管理およびアクセスするためのソフトウェアフレームワークです。詳細については、「Open Programmable Acceleration Engine C API Programming Guide」を参照してください。
Intel PAC Intel Programmable Acceleration Card Intel Arria 10またはStratix 10 FPGAを搭載したPCIeアクセラレーター・カードには、PCIeバスを介してIntel Xeonプロセッサに接続するFIMが含まれています。
RTL Register transfer level FPGAに実装するハードウェアの論理レベルの表現。 Verilog HDLなどのHDLを使用してこのロジックを記述し、Intel HLSコンパイラーなどのツールを使用して生成できます。
UUID Universally unique identifier コンピューター・システム内の情報を識別する128ビットの数値。